圖1
各種邏輯芯片的晶振引腳可以等效為電容三點式振盪器。晶振引腳的內部通常為一個反相器，或者是奇數個反相器串聯。在晶振輸出引腳XO和晶振輸入引腳Xi之間用一個電阻連接，對於CMOS芯片通常為數
M到數十M歐姆之間。很多芯片內部已經集成了該電阻，淫家外部就不用接了。這個電阻是為了使反相器在振盪初始時與線性狀態，反相器就如同一個很大增益的放大器，以便於起振。石英晶體連接在晶振輸入輸出之間，等效為一個並聯諧振回路，諧振
頻率應該是石英晶體的並聯諧振頻率。晶體旁邊的兩個電容到地，實際上就是電容三點式電路的分壓電容，接地點就是分壓點。以接地點為參考點，振盪引腳的輸入和輸出時反向的，但從並聯諧振回路即石英晶體來看，形成一個正反饋以保證電路持續振盪。在
芯片射設計時，這個電容就已經形成了，一般為兩個電容相等，容量大小依靠工藝或者版圖而不同，但都是比較小的，不一定適合很寬的頻率范圍。外接是大約為幾十pF的電容，依頻率和石英晶體的特性而定。需要注意的是：這兩個電容傳亮的值是並聯在諧振回路上的
會影響振盪頻率。當兩個電容相等時，反饋系數是0.5，一般是可以滿足振盪條件的，但如果不易起振或者是振盪不穩定，可以減小輸入端對地的電容量，而增加輸出端的電容值以提高反饋量。
晶振兩端並聯電阻的作用：由於連接晶振的芯片端內部是一個線性運算放大器，將輸入反向180度輸出，晶振出的負載電容電阻（一般為M歐級）組成的網絡提供另外的180度的相移，同時起到限流的作用，放置反相器輸出對晶振過驅動，損壞晶振，
整個環路的相移360度，滿足振盪的相位條件，同時要求閉環增益大於等於1，晶體才正常工作。
晶體元件的負載電容是指在電路中跨界晶體兩端的總的外接有效動容。是指晶振要正常振盪需要的電容。一般外接電容，是為了是晶振兩端的等效電容等於或接近負載電容。要求高的地方要來了IC輸入引腳的對地電容。應用時一般在給出負載電容值附近調整可以得到
精確的頻率。此電容的大小要影響負載諧振頻率和等效負載諧振電阻。
晶振的負載電容是：
，
和晶體串聯的電阻常用來預防晶體被過分驅動。晶振過分驅動的后果是將逐漸損耗減少晶振的的接觸電鍍，這將引起頻率的上升，並導致晶振的早期失效，又可以將drive level 調整用。用來調整drive level和齊整余裕量。
Xin和Xout的內部一般為一個施密特反相器，反相器是不能驅動晶體振盪的。因此在反向器兩端並聯一個電阻，由電阻完成將輸出信號反向180度反饋到輸入端形成負反饋，構成負反饋電路。
電阻的作用是將電路內部的反相器加一個反饋電路，形成放大器，當晶體並在其中會使反饋回路的交流等效按照晶體頻率諧振，由於晶體的Q值非常高，因此電阻在很大的范圍變化不會影響輸出頻率。
並聯電阻的作用:
1.降低晶體的Q值，Q值降低后晶體起振比較容易
2.已知EMI，EMI檢測不通過時，可減小阻值。
3.提供直流工作點
4.使放大器工作在線性區
串聯電阻的作用：
1.降低晶體的激勵頻率，防止損毀。
2.限制振盪幅度。
PCB設計考慮事項：
1.使晶振、外部電容器與IC之間的信號線盡可能保持最短。當非常低的電流通過IC晶振振盪器時，如果線路太長，會使他對EMC、ESD與串擾產生非常敏感的影響。而且長線路會給振盪器增加寄生電容。
2.盡可能將其他時鍾線路與頻繁切換的信號線布置在遠離晶振連接的位置。
3.當心晶振和地的走線
4.將晶振的外殼接地
如果實際的負載電容配置不當，第一會引起線路參考頻率的誤差。另外如在發射接收線路上會使晶振的振盪幅度下降，影響混頻信號的信號強度與信噪。
當波形出現削峰，畸變時，可增加負載電阻條獲贈（幾十到幾百K），要穩定波形是並聯一個1M左右的反饋電阻。