快時鍾域到慢時鍾域

一、快時鍾域到慢時鍾域

　　當信號從快時鍾域同步到慢時鍾域時，有可能會導致信號的丟失，這時，我們很直接的想法是將脈沖信號拉寬之后再進行采樣，主要原理就是就是在快時鍾域下，將脈沖信號展寬，變成電平信號，再在慢時鍾域下同步該電平信號，再用快時鍾域同步慢時鍾域下的脈沖信號，用該脈沖信號拉低在快時鍾域下的脈沖信號。

// *********************************************************************************
// Project Name : fast2low
// Email        : 
// Create Time  : 2020/07/15 ：
// Module Name  : 
// editor        : 
// Version        : Rev1.0.0
// *********************************************************************************

module fast2low(
    input                clka,  // fast clk
    input                clkb,  
    input                s_rst_n,

    input                pulse_a,  

    output                pulse_outb,
    output                signal_outb
    );

reg                        signal_a    ;
reg                        signal_b     ;

reg                        signal_b_r1    ;
reg                        signal_b_r2    ;

reg                        signal_b_a1    ;
reg                        signal_b_a2    ;

always @(posedge clka or negedge s_rst_n) begin  // 在時鍾 clka 下，生成展寬信號signal_a
    if(s_rst_n == 1'b0)
        signal_a <= 1'b0;
    else if(pulse_a == 1'b1)          // 檢測到輸入信號 pulse_a_in被拉高，則拉高signal_a
        signal_a <= 1'b1;
    else if(signal_b_a2 == 1'b1)    // 檢測到 signal_b_a2被拉高，則拉低signal_a
        signal_a <= 1'b0;
    else
        signal_a <= signal_a;
end

always @ (posedge clkb or negedge s_rst_n) begin  // 在clkb下同步signal_a
    if(s_rst_n == 1'b0)
        signal_b <= 0;
    else    
        signal_b <= signal_a;
end

always @ (posedge clkb or negedge s_rst_n) begin  
    if(s_rst_n == 1'b0) begin
        signal_b_r1 <= 1'b0;
        signal_b_r2 <= 1'b0;
    end
    else begin
        signal_b_r1 <= signal_b;
        signal_b_r2 <= signal_b_r1;
    end     
end

always @ (posedge clka or negedge s_rst_n) begin  // 在時鍾域clk_a下，采集signal_b_r1，用於反饋來拉低展寬信號signal_a
    if(s_rst_n == 1'b0) begin
        signal_b_a1 <= 1'b0;
        signal_b_a2 <= 1'b0;
    end
    else begin
        signal_b_a1 <= signal_b_r1;
        signal_b_a2 <= signal_b_a1;
    end        
end

assign signal_outb = signal_b_r1;
assign pulse_outb = signal_b_r1 & (~signal_b_r2);

endmodule

Modelsim仿真：

 　　　　注：此部分代碼來源於https://www.cnblogs.com/rouwawa/p/7501319.html

二、慢時鍾域到快時鍾域

// *********************************************************************************
// Project Name : slow2fast
// Email        : 
// Create Time  : 2020// ：
// Module Name  : slow2fast
// editor        : Qing
// Version        : Rev1.0.0
// *********************************************************************************

module slow2fast(
    input                    sclk            ,
    input                    s_rst_n            ,
    input                    pluse_in        ,

    output                    pulse_out
    );

reg        pluse_in_r1        ;
reg        pluse_in_r2        ;
reg        pluse_in_r3        ;

always @ (posedge sclk or negedge s_rst_n) begin
    if(s_rst_n == 1'b0) begin
        pluse_in_r1 <= 1'b0;
        pluse_in_r2 <= 1'b0;
        pluse_in_r3 <= 1'b0;
    end    
    else begin
        pluse_in_r1 <= pluse_in;
        pluse_in_r2 <= pluse_in_r1;
        pluse_in_r3 <= pluse_in_r2;
    end     
end

assign pulse_out = pluse_in_r3;

endmodule