使用88E1514和FPGA連接做以太網通信，走的是LVDS接口
ip核使用:GMII轉SGMII的橋，使用了同步SGMII模式，需要提供一路125MHz的同步時鍾，並固定在1G模式。
------------------------------------------------------------------------------------------------------------------------
1、外部時鍾使用GC管腳，可以直接給到MMCM/PLL，無需加BUFG會引入零點幾納秒的延時
默認我們認為clk和data是對齊的，所以一般要使用MMCM的對齊功能，即輸入時鍾和輸出時鍾同相位。MMCM實現對齊的方式是在fbclk上插入了一個bufg,在例化代碼可以看到：
2、修改了xiliinx ip核源文件：（使用了最低抖動，默認是OPTIMIZED）
3、SGMII的PHY是CML電路，和FPGA LVDS端接時，FPGA輸出需要使用交流耦合，一般串一個0.1~0.01uF/25V的
電容，FPGA輸入可以直接耦合（也可以交流耦合），但注意不要使用外部終端電阻，使用FPGA內部電阻。
4、clock_delay_group約束
5、修改差分輸入為單端時鍾輸入：
【雖然ip核文件不支持修改，但可以使用其它編輯器打開，在vivado外面修改，修改后在ip核重新生成的過程中替換上去即可】
gig_ethernet_pcs_pma_0_sgmii_phy_clk_gen.v
參考:
pg047-gig-eth-pcs-pma.pdf
| Alaska® 88E1510/88E1518/ 88E1512/88E1514 Integrated 10/100/1000 Mbps Energy Efficient Ethernet Transceiver |