Verilog數值大小比較

Verilog在進行數值比較時，一旦有負數存在，就一定要注意定義為signed型變量。

補充：在進行減法運算時，也要注意定義為signed型變量。