光耦輸入輸出端匹配電阻計算(二)


光耦 上下拉電阻選擇

光耦合器(opticalcoupler,英文縮寫為OC)亦稱光電隔離器或光電耦合器,簡稱光耦。

簡易的說明原理:通過將傳輸的信號通過左側的發光二極管轉化為光信號,再由右側光敏三極管將光信號轉換為電信號。此處探究的是普通光耦(低速,非線性;是的,也就是最便宜的那種),一般的光耦隔離

電壓約為6KV,也就是對於靜電的抵抗能力(8KV及以上)不強,使用的時候還是需要考慮靜電相關的保護措施。

 調節光耦的上下拉電阻可以對光耦的電流轉換率(CTR)的進行適配,在保證信號傳輸的時候有足夠的CTR比率,保證三極管側的電平能拉到底。在此基礎上我們來看前后匹配電阻對信號傳輸的延遲情況。

*CTR:光耦二極管導通的時候,三極管側流過的最大電流與二極管導通電流的比值(百分比)。

以下是使用光耦通訊的最基礎(價格最低ヽ( ̄▽ ̄)و)的電路:

 

 可以看到如上圖所示的光耦,輸入側和輸出側采用的上拉電阻為510Ω,這對於使用這款光耦通訊來說是一個適合的阻值,不同的光耦存在着新能差異不能說所有的都適用。但是采用上圖所示電路有一個問題,如下圖所示:

 

 

黃色的為輸入波形,綠色為輸出波形,是的從時序上看輸出波形相對輸入延時了20us,這在對信號要求不高的場景是可以的。

但是對於通訊速率大於9600bps的通訊受到信號完整性的影響。這其中的原因是光耦內部的三極管等效為電容,和上拉電阻構成了RC電路,

這部分延遲就是源自於RC的充電效應(或者說是用來激活光耦內部三極管)。如上圖所示,100us的信號經過光耦后變為約為80us的信號,

這是值得考慮的,尤其是信號的速率進一步提高的情況下,尤其是嵌入式領域MCU對於高電平的信號采集有一定的時間需求。通過變化光耦前后端的電阻,

再測算輸出延遲時間,有以下結論*:

在一定范圍內(光耦不燒毀),增大光耦二極管側的電阻、或者減小三極管側的上拉電阻都能使的輸出波形的延遲減小。

 那么有沒有別的方式能夠使得普通光耦擺脫上拉電阻下拉電阻的困擾?

 有的,如下圖,那就是使用光耦控制的三極管的通斷,將上拉電阻降至100Ω左右,基本上此時的通訊能夠保證2us內的延遲。

2us的延遲基本上已經接近高速光耦的狀態了。

 

高速光耦TLP109——匹配電阻選取

現如今通訊速率越來越快的當下,普通光耦在單純的只接電阻情況下,上升時間Tr有20us左右,這將無法適用於高速通訊。然而高速光耦在使用過程中若阻抗選取不當也會導致上升延遲過大,電平拉不到底等問題。

高速光耦TLP109內部構造如下圖所示:

 

 以下是一個簡單使用的電路(C6不貼,除非干擾很大,信號寬度夠且能忍受增加信號延遲):

 

 

 

 

 

參考手冊給出的上升延遲為2us左右,下面列舉一些問題。

R4/R7比值過大:

 

 R4/R7比值過小:

 

 

當時的信號寬度只有4us不到,做了幾組實驗得出結論:

A.當輸入側電阻為330Ω時,輸出側電阻應該選取1K~2.2K能保證輸出的波形正確,能被檢測到。

B.當輸入側電阻為1K時,輸出側電阻應該選取3K~8K能保證輸出的波形正確,能被檢測到。

1.增大輸出側電阻會減小上升時間(tr),但是增大的輸出側電阻也會增大下降時間(tf)。

2.過大的輸出電阻會導致三極管的輸出電壓靜態工作點過低,過小的輸出側電阻會導致光耦電流轉換率(CTR)不足,導致三極管導通壓降過大,輸出低電平過高。

3.適度增大輸入電阻,可以增大輸出電阻的選取范圍。

4.過大的輸入電阻會導致電流轉換率(CTR)不足,導致三極管導通壓降過大,輸出低電平過高。過小的輸入電阻會導致靜態時的噪聲等因素會導致輸出側導通,無法傳送信號。

5.輸入側一般不加電容,增加電容會起到濾波作用,出現類似R4/R7比值過小的圖像效果(圖沒找到)。

 

【上升時間下降時間詳見RC電路時間常數,三極管的輸出電壓靜態工作點詳見三極管靜態工作點


————————————————
版權聲明:本文為CSDN博主「大燕國平民」的原創文章,遵循 CC 4.0 BY-SA 版權協議,轉載請附上原文出處鏈接及本聲明。
原文鏈接:https://blog.csdn.net/Lin_LYFC/java/article/details/81265395

 

備注解釋:

RC電路時間常數的計算

  假設有電源Vu通過電阻R給電容C充電,V0為電容上的初始電壓值,Vu為電容充滿電后的電壓值,Vt為任意時刻t時電容上的電壓值,那么便可以得到如下的計算公式:

  Vt = V0 + (Vu – V0) * [1 – exp( -t/RC)]

充電過程(上升時間):如果電容上的初始電壓為0,則公式可以簡化為:

  Vt = Vu * [1 – exp( -t/RC)]

放電過程(下降時間):當電容充滿電后,將電源Vu短路,電容C會通過R放電,則任意時刻t,電容上的電壓為:

  Vt = Vu * exp( -t/RC)

  -t/RC 充電過程(上升時間) 放電過程(下降時間)
電阻R  
電阻R    

 

 

 

三極管靜態工作點

三極管靜態工作點是什么意思?

答;根據三極管的伏安特性,它分為截止區、放大區、飽和區。那么在電子放大電路中,要使三極管處於放大區能正常工作,就必須選擇恰當的工作點。然而由於半導體三極的特性受溫度的影響很大,環境溫度的變化,就會引起三極管的特性曲線的移動,從而使原來的靜態工作點發生偏移,嚴重時將使原來工作良好的放大器產生失真。所以在建立工作點時候,還必須考慮到如何穩定的問題。

下面先談一談靜態工作的電壓與電流的關系。

 

 

上圖是三極管的伏安曲線與靜態工作點的圖。

當三極管沒有訊號輸入時,它已經有一定的Ueco和Ico(靜態工作的電壓與電流),這就是工作點的電壓、電流。當有訊號輸入時,工作點Q就隨着訊號電壓變化,沿着負載線上下移動,於是輸出電壓、電流,也

就是相應地改變。對於放大器來說,總是要求放大以后的波形和輸入訊號的波形盡可能地相似。為了滿足這個要求,就必須正確地選擇工作點的位置。從圖中分析可知,電源Ec和負載Rc確定之后,工作點Q的位

置就決定於Eb和偏流電阻Rb。通常Eb是借用Ec的。這樣Q的位置就決定於Rb,改變Rb的數值,就改變了基極電流Ib,也就是調整了工作點的位置。Rb過大或過小,可能致使工作點位置進入非線牲區域,從而引

起輸出波形的失真。例如在圖1一1所示的電路中,Rb若增大到100KΩ時,其基極靜態電流丨bo=Eb/Rb=1V/100kΩ=10uA。靜態工作點Q的位置就將下偏,如圖1一1的Q點。顯然,當輸入訊號電壓的負半周來到時

(見圖1一1中曲線①),將會使一段基極偏流為零(見圖1一1中曲線②),於是集電極也有一段近似於零,接近所謂截止區(靠近橫軸的陰影區),如圖1一1曲線③所示,相應的這一段的集電極電壓波形將為;

Uec=Ec一lcoRc 由於這一段的lco是一個定值,因此Uec也不再隨Ic而變代,也成為一個定值。在圖上表現為一段橫的直線,如圖1一1曲線④所示。

同理,如果Rb取得過小,使工作點位置過高,信號的正半周期進入飽和區,它會使正半周期產發截幅失真。

顯然以上二種情況,都使輸出波形失掉輸入信號的本來面目,產發嚴重失真。這種現象是放大器所不希望的。因此為了使放大器避免失真,就必須恰當選擇工作點Q的位置。

那么靜態工作點電壓Ueco和電流|co應選多少呢?對於輸出訊號較大的情況下,靜態工作點宜選在近直流負載線中心的位置,Ueco應略大於輸出電壓的最大值△Uecm;如圖1-3所示

 

 輸出電壓的最大值(變化幅度)為2V,則Uec選在2.5V。丨co應略大於輸出訊號電流變化的幅值△Icm;如圖1一3的電路中△|cm為1mA則lco選在1.5mA附近。

應該指出,在輸出訊號極小的情況下,Uceo和Ⅰco都不可選得太小。因為Ueo最小不能小於三極管的飽和電瓦Vces(三極管完全導通時,集電極與發射極之間的電壓一般約為零點幾伏);而lc最小不能小於三極管的穿透電流|ceo。


免責聲明!

本站轉載的文章為個人學習借鑒使用,本站對版權不負任何法律責任。如果侵犯了您的隱私權益,請聯系本站郵箱yoyou2525@163.com刪除。



 
粵ICP備18138465號   © 2018-2025 CODEPRJ.COM