基本概念：
- Timing
- Setup, Hold, Noise(Crosstalk)基本概念
- OCV(AOCV), derate, uncertainty(jitter, margin), CPPR, useful skew
- signoff corner, 各階段優化corner
- false path, multi-cycle path
- timing ECO常用方法，自動化手法
- Physical
- Congestion解決方法
- Latch-up, Antenna effect
- Lower Power
- leakge power, internal power, dynamic power
- clock gating, power gating
- level shifter, isolation cell, always on cells, body bias
其次，對於項目相關的問題，如果很多基礎的東西回答不上來，那么面試官很容易認為你只是跑跑flow，並沒有在項目中學到什么東西。常問到的問題可能會有這些：
- 芯片類型是什么？規模/size有多大？功耗大概有多少？采用何種工藝？
- 你負責的模塊又多少instance和hard macro？clock的數量以及時鍾頻率是多少？
- TOP的IO擺放要考慮哪些因素？電源網絡是怎樣設計的？
- Timing signoff corner有哪些？
- 是否有特殊IP，需要何種特殊處理？遇到過哪些問題？
- clock tree 的結構是怎樣的？CTS是采用何種策略？func與test clock如何處理？
- CTS有哪些約束？比如CTS使用的cell、max skew設置、CTS的corner、max_transition設置、routing layer設置、是否做了preplace等
- 遇到了哪些congestion以及其解決方法
- setup、hold fix的腳本實現方法；timing ECO工具用過哪些？主要命令以及其option
- setup hold互卡現象的原因以及如何解決？
- noise violation怎么修？Antenna violation怎么修？
- IR-Drop怎么修？Signal EM violation怎么修？
- high density區域的hold如何解決？
以上包含了PR面試中出現頻率較高的一些問題。當然根據每個人的簡歷可能會有一些側重。比如主攻power analysis或者physical verification的人會側重與這兩方面的深入了解，比如power analysis的具體流程，LVS的debug經驗，新工藝中的drc如何盡量在PR工具中解決等。