--------讀《計算機組成原理(第三版)》清華大學出版社一書的總結
第一章
1.馮•諾依曼計算機★★★
存儲程序概念由馮諾依曼等人提出，為紀念其偉大貢獻，符合“存儲程序概念”的計算機統稱為馮諾依曼型計算機，它可簡要概括為：
- 計算機應由運算器，存儲器，控制器，輸入設備和輸出設備五大基本部件組成
- 計算機內部采用二進制來表示指令和數據
- 將編好的程序和原始數據事先存入存儲器中，然后再啟動計算機工作，這就是存儲程序的基本含義(最重要)
補充：軟件兼容分為向上/ 下兼容，指比機器檔次好壞的機子/兼容，向前/后兼容指的是機器投入市場的時間前后的機子兼容★
2.計算機的性能指標★★★
-
機器字長
指參與運算的數的基本位數，由加法器，寄存器的位數決定，所以一般等於內部寄存器大小。字長標志着精度，字長越長，計算精度越高。
-
數據通路寬度
外部數據總線一次所能並行傳送信息的位數，稱為數據通路寬度
-
主存容量
一個主存儲器所能存儲的全部信息量稱為主存容量，通常以字節數表示存儲容量，常用K,M,G,T,P，每位遞增2^10
-
運算速度
運算速度"指標的含義是指每秒鍾能執行多少條操作系統的指令★
1.吞吐量和響應時間
吞吐量指系統在單位時間內處理請求的數量，響應時間是指系統對請求作出響應的時間，包括CPU時間與等待時間的總和
2.主頻和CPU時鍾周期
CPU主頻又稱時鍾頻率，表示在CPU內數字脈沖信號振盪的速度。1/主頻=CPU時鍾周期
3.CPI
指每條指令執行所用的時鍾周期數
4.CPU執行時間
=CPU時鍾周期數/時鍾頻率
5.MIPS和MFLOPS
分別指每秒執行多少百萬條指令和每秒執行多少百萬次浮點運算
第二章數據的機器層次表示
3.機器碼與真值的對照關系（P19 表2-1）★
機器碼分為原碼，反碼，補碼, 0只有在補碼中表示形式才是唯一的
真值->原碼：轉換為二進制，加符號位(純小數的符號位為小數點左邊原個位)，0為正，1為負
真值->反碼：先轉換為原碼，正數反碼=原碼，負數反碼=原碼除符號位取反
真值->補碼：正數補碼=原碼，負數補碼=反碼+1
4.浮點數的取值范圍和精度 ★★★★
N=M*r^E M為尾數，r為階碼的底，又稱為尾數的基數, E為階碼
浮點數的取值范圍主要由階碼的位數決定，有效數字的精度主要由尾數的位數決定★★
規格化浮點數：1/r<=|M|<1
IEEE754標准浮點數格式： ms(數符，即是符號位)+E(階碼部分，用移碼表示)+m(尾數數值位)
| 類型 | 數符 | 階碼 | 尾數數值 | 總位數 | 偏置值 |
|---|---|---|---|---|---|
| 短浮點數 | 1 | 8 | 23 | 32 | 127(111 1111) |
十進制轉為短浮點數格式★★★★
1.先十進制轉為二進制數 2.規格化二進制數 3.計算階碼的移碼E移=偏置值(111 1111)+階碼真值(E的二進制)
5.移碼特點（P24 表2-3）
[X]移=偏置值+X
- 移碼中最高位為0,表示負數,1表示正數,與原碼,反碼,補碼相反
- 移碼的大小直接反映了真值的大小,有助於兩個浮點數進行階碼的大小比較
- 真值0的移碼表示形式唯一
- 同一數值的移碼和補碼除最高位相反外,其他相同
補充：1.余三碼是一種對9的自補碼 2.奇偶校驗碼：奇校驗中1個數為奇數，偶校驗中1個數為偶數★
3.漢字國標碼主要用於漢字信息處理系統之間或者通信系統之間交換信息使用★★
第三章指令系統
6.機器指令的尋址方式
| OP | A1(第一操作數) | A2(第二操作數) | A3(結果存放地址) | A4(下條指令地址) |
|---|---|---|---|---|
1.不同地址數指令(隱地址與顯地址)
4地址指令：不切實際
3/2地址指令：3顯地址/兩顯，A1同時作為目的地址，進行雙操作數運算指令至少需訪問主存4次★
單地址指令：可以既能對單操作數進行加工處理，也能在隱含約定另一操作數（或地址）時，對雙操作數進行運算，
進行雙操作數運算指令至少需訪問主存2次★
零地址指令：，只有操作碼字段，無顯地址，其加法指令僅用於堆棧
2.尋址方式（速度由快到慢）★★★
1.立即：位置:地址碼字段。方法:只要取出指令就取出了可以立即使用的操作數。--速度最快
2.寄存器：位置:指定的寄存器。方法:地址碼部分給出某個通用寄存器的編號，這個指定的寄存器中存放着操作數。----------速度第二快且地址段位數少
3.直接：位置:主存儲器。方法:指令中地址碼字段給出的地址A就是操作數的有效地址。
在大多數情況下，一條機器指令中是不直接用二進制代碼來指定下一條指令的地址:
4.間接：位置:主存儲器。方法:按指令的地址碼字段先從主存中取出操作數的有效地址。
5.變址：位置:主存儲器。方法:變址寄存器中的內容與指令中給出的形式地址A相加，形成操作數有效地址。
6.基址：位置:主存儲器。方法:基址寄存器的內容與指令中給出的位移量; D相加，形成操作數有效地址。
7.相對：位置:主存儲器。方法:由程序計數器PC提供基准地址，指令中的地址碼字段作為位移量D,兩者相加后得到操作數的有效地址
7.尋址范圍計算(P164 5-11)★
1MB=1024KB=1024*1024B
1B=8b (b是位[Bit]，0或1就是一位，B是字節[Byte]，一個字節就是8位)
總線一般被設計來傳輸固定大小的一塊數據，這塊數據被稱為字(word),一個字包含的字節數(即字的大小)是各種計算機系統里面的基本參數，而且這個參數在不同的系統里通常是不同的。大多數的現代計算機系統里面，一個字要么是4個字節（32位），要么是8個字節（64位）.
一個字等於多少個字節，與系統硬件（總線、cpu命令字位數等）有關，不應該毫無前提地說一個字等於多少位。
正確的說法：
1.1字節（byte） = 8位（bit）
2.在16位的系統中（比如8086微機） 1字 （word）= 2字節（byte）= 16（bit）
在32位的系統中（比如win32） 1字（word）= 4字節（byte）=32（bit）
在64位的系統中（比如win64）1字（word）= 8字節（byte）=64（bit）
題型：1.某機字長32位，存儲容量64MB，若按字編址，它的尋址范圍是__。
解：（64* 1024 * 1024 * 8位)/32位=16M
8.堆棧結構與操作★
堆棧是一種按照先進后出的順序進行存取的存儲區,主要用於暫存中斷斷點,子程序調用時的返回地址,狀態標志及現場信息
用一組專門的寄存器構成寄存器堆棧,又稱硬堆棧;棧頂固定,寄存器組中的寄存器相互連接,可將任意一個寄存器內容推移到相鄰的另一個寄存器中
從主存划出一段區域來作為堆棧是最合算常用的方法,又稱軟堆棧,棧底固定棧頂浮動,故需要堆棧棧頂指針SP;有兩種:
1.自底向上生成堆棧(向低地址方向生成):
進棧: (SP)-1->SP (A)->(SP)
出棧: ((SP))->A (SP)+1->SP
2.自頂向下生成堆棧(向高地址方向生成):與上面+-相反
堆棧操作一般只有進棧和出棧
9.指令類型
數據傳送類指令
- 一般傳送指令: MOV
- 堆棧操作指令: 分為進棧(PUSH)和出棧(POP)
- 數據交換指令: 雙方向
運算類指令
- 算術運算類指令: ADD/SUB, CMP
- 邏輯運算類指令: AND OR XOR NOT TEST(測試指令,實現AND操作單不改變目的操作數)
- 移位類指令: SAL/SAR , SHL/SHR
程序控制類指令
- 轉移指令:改變程序執行順序,JMP,LOOP
- 子程序調用指令: CALL
- 返回指令: 子程序的最后一條指令, RET
輸入輸出類指令
- 獨立編制的I/O: IN/OUT
- 統一編制的I/O
第四章 數值的機器運算
10.加法器★
加法器主要由全加器及必要邏輯電路組成，分為串行和並行兩種
串行加法器：只有一個全加器，數據逐位串行送入，器件少成本低但運算速度慢
（Ci=Gi+PiCi-1）
C1=G1+P1C0
C2=G2+P2C1
並行加法器：多個全加器，同時對數據各位相加，提升其速度的關鍵是盡量加快進位產生和傳遞的速度
C1=G1+P1C0
C2=G2+P2G1+P2P1C0
11.補碼運算（+,-,*,/）與溢出判斷★★★★
1.補碼加減法：兩個數均用補碼表示，符號位也參與運算
當XY兩個數異號，實際上做加法運算，不會溢出；當同號且結果為正且超過最大整數，為正溢，反之為負溢
2.補碼乘除法
3.十進制整數的加法運算
1.8421碼：逢二進一，當和大於9，+6校正
2.余三碼：逢二進一，當和無進位則-3，有進位則+3
4.浮點數加減運算
- 對階：階碼小的數的尾數右移，每右移一位，其階碼+1，直到兩數的階碼相等位置
- 尾數加/減
- 尾數結果規格化：左規可以多次，右規只能一次
- 舍入
- 溢出判斷：右規后，根據階碼符號
- 上溢，機器停止運算，做溢出中斷處理
- 下溢，浮點數趨於零，機器按機器零處理
12.溢出檢測方法★/★★
加減法：1.采用一個符號位 ：X,Y為兩個數的符號位，S為結果的符號位
溢出=XYS+XY~S
2.采用進位位 : Cs-符號位是否產生進位 C1-最高數值位產生的進位
溢出=Cs⊕C1
3.采用變形補碼(雙符號位補碼)：
S1S2=00:結果正數，無溢出 S1S2=01:結果正溢
S1S2=10:結果負溢 S1S2=11:結果負數，無溢出
13.舍入處理
帶符號數的移位操作：左移一位=*2 右移一位=/2
原碼：不論正負，左移右移，符號位不變，空出位補0
補碼：
正數不論左移右移，符號位不變，空出位補0，
負數符號位不變，左移空位補0，右移空位補1
舍入方法：
1.恆舍 2.馮諾伊曼舍入法(最低位置一) 3.下舍上入法(0舍1入)
4.查表舍入法
第五章 存儲系統和結構
14.存儲器的分類★★★
- 按存儲器在計算機系統中的作用分類
- 高速緩沖存儲器(Cache)：位於主存和CPU之間，用於存放正在執行的程序段和數據，以便CPU能高速使用它們
- 主存儲器：用來存放計算機運行期間所需要的程序和數據，CPU可直接隨機地讀/寫訪問，存取速度較高
- 輔助存儲器(外存儲器)：用來存放當前暫不參與運行的程序和數據以及一些需要永久性保存的信息，存取速度低且CPU不能直接訪問
- 按存取方式分類
- 隨機存取存儲器(RAM,Random Access)：CPU可自由隨機存取，對任何一個存儲單元存取時間相同，主要用於主存，也可用於高速緩沖存儲器
- 只讀存儲器(ROM,Read Only):信息一旦放入，即使斷電也不會丟失，主要用來存放系統程序和某些固定的發生器或控制器
- 順序存取存儲器(SAM,Sequential Access):只能按某種順序存取，即是存取時間與信息的物理位置有關，如磁帶機
- 直接存取存儲器(DAM,Direct Access):介於RAM與SAM之間，先指向某個小區域，再在小區域內順序檢索，如磁盤機
- 按存儲介質分類
- 磁芯存儲器：容量小速度慢體積大可靠性低
- 半導體存儲器：主要有MOS型存儲器和雙極型(TTL電路或ECL電路)存儲器，前者集成度高 ，速度慢成本低；后者相反。會因為斷電丟失信息
- 磁表面存儲器：磁盤磁帶
- 光存儲器：輔助存儲器
- 按信息的可保存性分類
- 易失性存儲器：斷電后信息丟失的
- 若某個存儲單元存儲的信息被讀出時，原信息被破壞，稱為破壞性讀出，具有該特性的存儲器每當一次讀出操作之后，必須緊接着一個重寫(再生)的操作，以便恢復被破壞的信息
15.動態RAM記憶單元電路與刷新技術★★★
為了維持DRAM記憶單元的存儲信息，每隔一定時間必須刷新，刷新間隔主要根據柵極電容上的電荷的泄放速度
刷新是定時的，即使記憶單元未被訪問，若不即使補充電荷，信息也會丟失，以存儲體矩陣中一行為單位進行，僅針對DRAM
重寫是隨機的，某個存儲單元存儲的信息被破壞性讀出之后才需要重寫，以存儲單元進行，僅針對破壞性讀出的存儲器
常見刷新方式如下：
-
集中刷新方式
在允許的最大刷新間隔內，按存儲芯片容量大小集中安排若干個刷新周期，刷新時停止讀寫操作
刷新時間=存儲矩陣行數 x 刷新周期(存取周期/讀寫時間)★★★★
優點：讀寫操作不受刷新工作影響，系統存取速度較高
缺點：集中刷新期間必須停止讀寫，這段時間稱為“死區”
-
分散刷新方式
把刷新操作分散到每個存取周期內進行，此時存取周期分為兩部分，前部分進行讀寫操作或保持，后部分進行刷新操作
優點：沒有死區
缺點：1.加長了系統存取周期，降低整機速度 2.刷新過於頻繁
-
異步刷新方式
相鄰兩行的刷新間隔=最大刷新間隔時間/行數★★★★
前面兩者的結合，把刷新操作平均分配到整個最大刷新間隔時間內進行
優點：雖有死區但比集中刷新小得多，也減少了刷新次數
消除死區還可以采用不定期的刷新方式：把刷新操作安排在CPU不訪問存儲器的空閑時間，但實現困難
16.實現存儲器容量擴充方案設計(P139)★★★★★
存儲容量：對於字節編址的計算機，以字節數表示存儲容量，對於字編址的計算機，以字數x字長(位數)來表示存儲容量，
如:某計算機主存容量位64K x 16，表示它有64K各存儲單元，每個存儲單元字長為16位
又表示有16根地址線(2^16=65536>=64K)，16根數據線(對應位數16)
主存容量的擴展
組成一個主存，首先考慮選片問題，然后就是如何將芯片連接起來的問題
根據存儲器所要求的容量和選定的存儲芯片的容量，可得總的芯片數
總片數=總容量/(容量/片)
例如：存儲器容量為8K x 8,若選用1K x 4的存儲芯片，則需要
8K x 8 / 1K x 4 =8 x 2片=16片
多片組合起來的方法：
-
位擴展
位數不同，字數一致，則將各存儲芯片的地址線，片選線和讀寫線並聯，而將數據線單獨列出
如用
-
字擴展
-
字和位同時擴展
地址線Ai，數據線Di，片選線CS，讀寫控制信號WE，地GND，24譯碼器(畫邏輯電路圖用)
邏輯電路圖：Di和WE分別連到所有芯片，Ai取高位兩個連24譯碼器，譯碼器出去連CS
17.高速緩沖存儲器★★★
- 程序的局部性原理★
程序的局部性有兩個方面的含義：時間局部性和空間局部性
時間局部性：如果某個存儲單元被訪問，則可能該單元會很快被再次訪問，因為程序存在着循環
空間局部性：如果某個存儲單元被訪問，則該單元附近的單元也可能很快被訪問，因為程序中大部分指令是順序存儲，順序執行的，數據一般也是以向量，數組，樹，表等形式簇聚地存儲在一起
因此，高速緩沖計數就是利用程序的局部性原理，把程序中正在使用的部分存放在一個高速的容量較小的Cache中，使CPU的訪存操作大多數針對Cache進行，從而使程序的執行速度大大提高
Cache的容量遠小於主存容量，因此只保存主存中最急需執行的若干塊的副本。用主存地址的塊號字段訪問Cache標記，並將取出的標記和主存地址的標記字段相比較，若相等，說明訪問Cache有效，稱Cache命中
- Cache的讀寫操作
Cache的讀操作：若Cache命中，則直接進行讀操作；若Cache不命中，則需訪問主存，並把該塊信息一次從主存調入Cache內，若此時Cache已滿，則需根據某種替換算法，用這個塊替換掉Cache中原來的某塊信息
Cache的寫操作：
若Cache命中，寫處理方法：寫直達法，寫回法
若寫Cache不命中，則直接把信息寫入主存，有兩種處理方法：
1.不按寫分配法
2.按寫分配法
-
地址映像：★
1.全相聯映像
2.直接映像：主存中的每一塊只能被放置到Cache中唯一的一個指定位置，若該位置已有內容，則強制取代它
K=I mod 2^c
K為Cache塊號，I為主存塊號，2^c為Cache塊數
3.組相聯映像：組間直接映像，組內全相聯映像
J=I mod Q
J為Cache組號，I為主存塊號，Q為Cache組數
-
替換算法：1.隨機算法 2.先進先出算法 3.近期最少使用算法
-
更新策略
18. CPU對主存的訪問時間(習題p121 5.18)★★★★
CPU當未命中Cache時，就會去訪問主存
CPU對Cache的訪問時間Ta=Cache命中率 x Cache存取周期
CPU對主存的訪問時間Tb=Cache未命中率 x 主存存取周期
CPU訪存的平均訪問時間Tc=Cache命中率 x Cache存取周期+Cache未命中率 x 主存存取周期
=CPU對Cache的訪問時間+CPU對主存的訪問時間
Cache-主存系統的效率=Cache存取周期/Tc
第六章 中央處理器
CPU主要由運算器和控制器組成，運算器的核心部件是算術邏輯單元(ALU)或加法器
控制器是整個計算機的指揮中心，主要功能是安卓人們預先確定的操作步驟，控制各個部件有條不紊地自動工作
19. CPU的控制方式★★★
1.同步控制方式
即固定時序控制方式，各項操作都由統一的時序信號控制，在每個機器周期中產生統一數目的節拍電位和工作脈沖，以最復雜指令的操作時間作為統一的時間間隔的標准
特點：設計簡單，易於實現，但對於許多簡單指令來說會存在較多空閑時間，造成實際浪費，影響指令的執行速度
2.異步控制方式
即可變時序控制方式，各項操作不采用統一的時序信號控制，而根據指令或部件的具體情況決定，需要多少時間就占用多少時間
特點：沒有時間上的浪費，提高了機器效率，但控制比較復雜
3.聯合控制方式
前兩者相結合的方式，在功能部件內部采用同步方式或以同步方式為主，在功能部件之間采用異步方式
20.指令運行過程（p178-p180，圖6-9）★★★★★
一條指令運行過程可以分為三個階段：取指令階段，分析取數階段和執行階段
加法指令，實現：((R0))+(R1)->(R0) 將R0的內容作為地址送到主存取出操作數與R1的內容相加，再送回主存中
1.取指周期
- 程序計數器(PC)中的內容送至存儲器地址寄存器(MAR),並送地址總線(AB)：(PC)->MAR
- 由控制單元(CU)通過控制總線(CB)向主存發讀命令：Read
- 存儲器通過數據總線(DB)將MAR所指單元的內容(指令)送至存儲器數據寄存器(MDR): M(MAR)->MDR
- 將MDR的內容送至指令寄存器(IR)：(MDR)->IR
- 使PC內容加一，准備取下一條指令：(PC)+1->PC
2.取數周期
- 完成將被加數地址送至MAR的操作：(R0)->MAR
- 向主存發讀命令：Read
- 存儲器通過數據總線將MAR所指單元的內容(數據)送至MDR: M(MAR)->MDR->Y
3.執行周期
- 控制單元(CU)向ALU發"ADD"控制信號，使R1的內容和Y的內容相加，結果送至寄存器Z：(R1)+(Y)->Z
- 將運算結果送MDR：(Z)->MDR
- 向主存發寫命令：Write
- MDR->MM
21.機器指令、微命令、微操作、微指令、微地址、微程序的概念和關系★★★
1.機器指令，微命令，微操作
一條機器指令可以分解成許多基本微操作序列，這些微操作是計算機中最基本，不可再分解的操作。
微命令是控制計算機各部件完成某個基本微操作的命令。
微命令和微操作是一一對應的，微命令是微操作的控制信號，微操作是微命令的操作過程。
2.微指令，微地址
微指令是指控制存儲器中的一個單元的內容，即控制字，是若干個微命令的集合
存放控制字的控制存儲器的單元地址就稱為微地址
一條微指令通常至少包含兩大部分信息：
1.操作控制字段：用於產生某一步操作所需的各微操作控制信號
2.順序控制字段：用於控制產生下一條要執行的微指令地址
微指令由垂直型和水平型之分。垂直型每條只能完成一個基本微操作；水平型微指令則具有良好的並行性
3.微周期和微程序
從控制存儲器中讀取一條微指令並執行相應的微命令所需的全部時間稱為微周期
一系列微指令的有序集合就是微程序，每條機器指令都對應一個微程序
22.微操作的節拍安排(P192)★★★★★
23. RISC和CISC的區別★★★
| 指令系統體系結構 | CISC | RISC |
|---|---|---|
| 指令系統 | 復雜，龐大 | 簡單，精簡 |
| 指令數目 | 一般大於200條 | 一般小於100條 |
| 指令字長 | 不固定 | 等長 |
| 尋址方式 | 一般大於4 | 一般小於4 |
| 可訪存指令 | 不加限制 | 只有LOAD/STORE指令 |
| 各種指令執行時間 | 相差較大 | 絕大多數在一個周期內完成 |
| 通用寄存器數量 | 較少 | 多 |
| 控制方式 | 絕大多數位微程序控制 | 絕大多數位硬布線控制 |
相同規模下的RISC的處理速度比CISC提高3~5倍，相同面積和復雜程度的RISC芯片比CISC芯片可集成更多的功能部件，集成度大為提高，功能大大加強
RISC存在局限性，商品化的它是在RISC基礎上實現了RISC與CISC的結合
第七章總線
第八章外部設備
24.磁盤、磁道和扇區的關系
磁盤上有一條條磁道形成同心圓，最外圈為0號，往里遞增，各記錄面上的相同編號的磁道構成圓柱面，通常將一條磁道划分為若干段，每段稱為一個扇區，每個扇區存放一個定長的信息塊
25.磁盤存儲器：磁道、柱面、盤組總存儲容量、數據傳輸率、平均尋道時間、平均等待時間★★★★
磁介質存儲器主要計數指標有：
1.記錄密度：
道密度：垂直於磁道方向上的單位長度的磁道數目，單位為道/in(TPI)或道/mm
位密度：沿磁道方向上的單位長度所記錄的二進制信息的位數，單位為：位/in(bpi)或位/mm
2.存儲容量C
非格式化容量：磁記錄介質上的全部磁化單元，非格式化容量=最大位密度 x 最內圈磁道周長 x 總磁道數
格式化容量：用戶實際使用容量, 格式化容量=每道扇區數 x 扇區容量 x 總磁道數
每條磁道長度=最內圈磁道周長=PI(盤面直徑-2 x 記錄信息的區域(半徑長度))
每一記錄面磁道數=記錄信息的區域 x 道密度
3.平均存取時間
存取時間主要分為四個部分：
1.磁頭從原先位置移動道目的磁道所需時間，稱為定位時間/尋道時間
2.在到達目的磁道以后，等待被訪問的記錄塊旋轉到磁頭下方的等待時間，稱為旋轉時間或等待時間
3.信息的讀寫操作時間，又稱為傳輸時間
4.磁盤控制器的開銷
平均尋道時間Ts=(tsmix +tsmax)/2=(0+道間移動時間 x (每一記錄面磁道數-1))/2
平均等待時間Tw=(twmix +twmax)/2=(0+旋轉一圈的時間)/2
存取時間=Ts+Tw
4..數據傳輸率Dr
磁介質存儲器在單位時間內向主機傳送數據的位數或字節數，單位為b/s或B/s
Dr=每一道的信息容量/旋轉一圈的時間=每一道信息容量x 轉速
27.鍵盤與鼠標
26.字符顯示器的字符顯示原理★★★★
顯示緩沖區/緩存(VRAM)存放的是字符的ASCII碼，不是點陣信息。若要顯示出字符形狀，還需要字符發生器(字符庫)的支持
字符發生器的地址有兩部分組成：字符的行點陣碼首地址高位=ASCII碼-20H， 字符行點陣碼首地址低位=行計數值
字符發生器(ROM)容量=可顯示的字符數 x 每字符采用的點陣 ，單位b
緩存地址與打印位置的對應：打印位置自左向右，相應緩存地址由低到高，每個地址碼對應一個字符打印位置
補充：顯示設備輸出的信息在其關機后不能存在，稱為軟拷貝，打印機那種稱為硬拷貝★★
第九章 輸入輸出系統
28.接口的功能與基本組成
接口的功能：
- 實現主機和外設的通信聯絡控制
- 進行地址譯碼和設備選擇
- 實現數據緩沖
- 數據格式的交換
- 傳遞控制命令和狀態信息
接口的基本組成：
接口和端口不同，端口是指接口電路中可以被CPU直接訪問的寄存器，若干個端口加上相應的控制邏輯電路才組成接口
通常一個接口由外設識別，數據/命令/狀態三個端口，控制電路組成
29.輸入輸出信息傳送控制方式(補充的)
1.程序查詢方式
指CPU在程序中查詢外設的工作狀態，若未准備就緒則CPU循環等待，只有當外設做好准備，CPU才能執行I/O指令進行數據傳送，是一種程序直接控制方式，是最簡單，經濟的I/O方式，通常接口中至少有兩個寄存器，即是數據端口和狀態端口
2.程序中斷方式
主機啟動外設后，無須等待查詢，而是繼續執行原來的程序，外設在做好輸入輸出准備時，向主機發送中斷請求，主機接受請求后就暫時中止原來執行的程序，轉去執行中斷服務程序對外部請求進行處理，處理完畢后再返回原來的程序繼續執行
3.直接存儲器存取(DMA)方式
在主存和外設之間開辟直接的數據通路，可以進行基本上不需要CPU介入的主存和外設之間的信息傳送★
4.I/O通道控制方式
30.中斷屏蔽與CPU執行軌跡（p298-p299，圖9-16,習題p231 9.6,9.7,9.8,9.9）★★★★★
中斷源發出中斷請求后，這個中斷請求並不一定能真正送入CPU，有些情況下，可以用程序方式有選擇的封鎖部分中斷，這就是中斷屏蔽，因此引入了中斷屏蔽字
中斷屏蔽字可以改變中斷優先級，將原級別較低的中斷源變成較高的級別，稱為中斷升級。
這里的改變優先次序是指改變中斷的處理次序，而中斷響應次序僅由中斷源的級別決定(即是僅由硬件排隊電路優先級別決定)，無法改變，一般屏蔽碼表中x級別的y級別的屏蔽字為1則禁止y級別在x級別進行中斷處理時提出中斷請求
31.DMA與中斷的區別
1.中斷方式是程序切換，需要保護和恢復現場；而DMA方式除了開始和結尾時，不占用CPU的任何資源
2.對中斷請求的響應時間只能發生在每條指令執行完畢時；而對DMA請求的響應時間可以發生在每個機器周期結束時
3.中斷傳送過程需要CPU的干預；而DMA傳送過程不需要CPU的干預，因此數據傳輸速率非常高，適合高速外設的成組數據傳送
4.DMA請求的優先級高於中斷請求
5.中斷方式具有對異常事件的處理能力；而DMA方式僅局限於完成傳送數據塊的I/O操作