扯一扯基於4046系IC的鎖相電路設計

          4046系IC（下簡稱4046），包括最常見的CD4046（HEF4046），可以工作在更高頻的74（V）HC4046，以及冷門而且巨難買到的74HC（T）7046和74HCT9046（下文簡單介紹），是工作在較低頻率的模擬CMOS鎖相環IC，被廣泛應用在諧振功率變換器控制，FM解調以及頻率合成等場合，也經常被單純地當成VCO來使用， 雖然我也不是很懂為什么要放着性能更好的專用VCO IC不用而非要把一個PLL的鑒相器浪費掉然后抽出VCO來用。 然而我在應用這樣一款常用的IC進行設計的時候卻發現它的英文資料大多又臭又長，中文資料又語焉不詳（而且之間的相似度較高 連不詳的方面都差不多 ），所以寫這樣一篇筆記來整理我查閱到的一些文獻，大致地從VCO、鑒相器、環路濾波器、相位補償幾方面扯一扯怎么用4046設計一個pll電路。
        

 

4046全家福，圖上昔日的三個半導體巨頭如今只剩一家（TI）未被並購或改組，令人唏噓
 

        鎖相環的原理這里就不多提了，簡而言之就是一個環路，通過負反饋把內置振盪器輸出的相位和輸入波形的相位之差不斷縮小，最后達到一致。當然通過干涉反饋環路，也可以使輸出與輸入呈的特定倍頻或者相差關系。

嗯，不多提了，要是有不懂鎖相環是啥的還想看下去的話就給張圖你們意會一下吧（ 

        
        具體到4046上，信號相位差可由內部的兩種（在74HC4046/7046里是三種，多了一種RS觸發器實現的）鑒相器度量；內部振盪器是一個壓控振盪器（VCO），其輸出頻率可由外部電壓控制。由於鑒相器的輸出是離散的三態電平脈沖，而VCO是由連續電壓線性控制的，所以環路上需要一個低通濾波器（LPF）來完成這個離散電平到連續電壓信號的變換。
        

 
4046系IC示意圖。僅給出各型號共有的部分

 
        4046的VCO的靜態工作狀態由三個元件設定：震盪電容C ₁ 、頻偏設置電阻R ₁ 、上限設置電阻R ₂ 。其中R ₁ 設置了VCO的頻率下限，同時也使得異或門鑒相器的掃頻范圍從該下限開始。該電阻是非必須的，當11腳懸空（R ₁ 無窮大）時，VCO頻率從0Hz開始遞增。關於這三個元件和VCO頻率的關系真可謂是眾說紛紜，連不同廠家給的公式都不一樣。實際上，由於元件的非線性、不同批次參數的離散性和不同廠商在design和fab上的差異，並沒有一個精確的公式來表示VCO參數的設定。因為4046的頻率跟蹤特性，這樣精確的公式也是不必要的。這里給出一組有較為普遍認同的公式，僅作為進行估算時的參考:

         
 

        4046的1號鑒相器（PDI）由異或門實現，邏輯很簡單：兩輸入電平相同時輸出低電平，相異時輸出高電平。這個簡單的邏輯在輸入信號和反饋信號相位差在0-180度內時工作得很好，然而超出這個范圍環路就會往相反的方向調節VCO。 ^[1] 不少關於鑒相器1鎖相范圍窄或易失鎖定狀況的反映就是這個原因。另外，為達到最大的鎖相范圍，1號鑒相器需要輸入信號有50%的占空比，且1號鑒相器比2號鑒相器對諧波更敏感。 ^[2] 1號鑒相器控制的VCO的初始頻率是VCO的 下限頻率。若該下限頻率被設置得過低，使得與輸入頻率之差超出了鑒相器鎖定范圍，會導致PLL一直無法入鎖。這時需要在13腳引入一個掃頻電路，使得VCO從上限頻率開始掃頻。

                               
PD1原理圖（左）工作波形（中）及掃頻電路 （右）

        相比之下，由D觸發器組成的復雜網絡實現的2號鑒相器 （PDII） 可以實現更大的鎖相范圍。2號鑒相器在反饋信號超前輸入信號時輸出低電平，直到反饋信號出現上升沿之后變為高阻態。反之，則輸出低電平，在輸入 信號上升沿后變為高阻態。2號鑒相器的鎖相范圍和捕獲范圍相同，且不受低通濾波器的影響。因為2號鑒相器優異的性能，其更被眾多應用所青睞，不過它也不是萬精油，相對1號鑒相器他對噪音更加敏感， ^[3] 而且關於二號鑒相器也有出現鬼畜的反映，國外4hv論壇給出一種可能的解釋：一旦漏掉一個脈沖，鑒相器就會認為出現了360度的相位差而去補償。 ^[4] 2號鑒相器控制的VCO初始頻率是VCO工作范圍的中點，由於其鎖相范圍和捕獲范圍相同，一般不需要額外的掃頻電路。

                               
PD2原理圖（左）工作波形（右）
 

        對於74HC4046，其內部還有RS觸發器實現的3號鑒相器 （PDIII ） ，因為不常用而且不是所有的4046系IC都有，這里不多介紹了。

        4046的環路濾波器可能是整個電路設計中最復雜的部分，我尚未找到國內資料對其詳細的描述，而且因為采用鑒相器2的電路受LPF的影響相對較小，甚至出現了完全照搬的經驗設計 ^[5] ，這樣的設計過程居然出自專業的電子工程師之手還堂堂地寫在學報上，應該也算是EE界的迷惑行為了……國外方面，德州儀器關於4046系IC的應用有一篇  過於  非常詳盡的文檔，其中對於環路濾波器的設計有精確的計算方法，精確到公式中使用的常數需要查圖表…… ^[6] 這篇文檔詳細到我懷疑外國人也會嫌太長不看的程度，這個猜測不是空穴來風，估計安森美的工程師里有和我同感的，寫了一份簡明版本的設計指南 ^[7] ，雖然這篇文檔也有不少槽點但好歹可讀性高多了，本文所述的濾波器設計主要參考這篇文檔。

        LPF可分為有源和無源兩種。使用有源濾波器可以獲得更好的線性度和單獨的增益，並且方便移相器的設計（下文會提到），但也引入了額外的誤差和噪聲。無源LPF可以用普通的一階RC濾波器實現，為了實現更靈活的設計，作為環路濾波器的LPF更常使用稍復雜的滯后超前型低通濾波器。該濾波器的器件取值可按如下公式計算：

 
        其中N為分頻系數；K_VCO為壓控振盪器增益，即VCO頻率范圍 /  V _CC ；K _d 為鑒相器增益，其對於PD1而言是V _CC /π，對於PD2則是V _CC /4π。設計時，通常先確定一個適宜大小的C ₂ ，並取w _n = 輸入頻率 / 10，取d = 0.707。

        對於有源濾波器，計算方法則稍有不同：

 
           

        這里提到了一個“壓控振盪器增益”的概念，此前沒有給出計算方法——其實這是設計電路之初確定的參數。K _VCO 表征了VCO對於控制電壓改變的敏感程度，要想使pll足夠敏捷，這個值必須適當地大，一般取

         [8]

 
        其中K_da為環路濾波器增益，如果使用無源濾波器的話則取1。 K _VCO 與實際電路的關系是

 

         其中f表示頻率范圍，V_VCO表示控制電壓范圍。由於控制電壓過低或過高會導致VCO進入非線性區，在V_DD內設定一個數百毫伏的裕量可以保證精度。我們可以看出，在給定的V_DD下，希望的工作頻率范圍越寬， K _VCO 就越小，意味着pll的響應越慢。所以希望同時得到大的工作頻率范圍和快的響應速度時，使用有源濾波器引入增益是很有必要的。

        由 於信號傳輸路徑上各元件的延時，輸出信號與輸入信號會有一相位差。為補償該 相差 ，或為其他目的希望輸出與輸入信號有特定相移，需要在鎖相環電路中設計移相功能。在該功能的實現上，國內工作者終於表現出相當的創造力，針對電路中的信號輸入，反饋環路，LPF各環節均提出了對應的移相方法。其中，操作輸入信號的方法較為不可取，它要求輸入信號有一上升過程（如正弦波，三角波），通過比較器將輸入信號整形，調整反相輸入端的電壓即可實現對輸入信號的移相，進而使輸出信號產生相同的相移。該方法對於方波輸入無效，且受比較器速度性能限制。移相反饋信號的方法通過RC網絡和整形電路將信號邊沿延時，反饋環路為抵消該延時便會產生相位超前的信號。該方案的整形電路又有兩種，分別使用比較器^[9]和施密特觸發器^[10]實現，當然其速度也相應地受采用元件的限制。一般來說 高速比較器相比 高速施密特觸發器較難獲得，但因可以配置閾值電壓，其調節相比使用施密特觸發器的實現更加靈活。

                  
 使用比較器的電路（左）和使用施密特觸發器的電路（右）

 
        上述的兩種方案都有一個問題，即只能使輸出相位超前，這 限制了 PLL電路作為移相器的功能。這里給出一種相當巧妙的方法^[11]，通過對VCO的控制電壓進行偏置，實現寬范圍的移相，而且不受器件速度的限制。引文中的實現需要給運放雙電源供電，然后通過在第二個運放構成的加法器的反相端疊加電壓實現控制。其實，可以通過在兩級運放的同相端設置一偏置電壓V_bias來實現單電源供電，並通過調節任意一級的V_bias大小來實現控制，但這要求環路濾波器必須是有源LPF（即第一級反相放大器）。

             
引文給出的控制電路（左）和使用單電源的變體電路（右）

        最后提一下開頭提到的諸多型號的4046的差別。其中CD4046和HEF4046是CD4000系的IC，可以工作在15V的電壓下，速度較慢，其VCO最高頻率為1.4MHz。74系的4046和其他SN54/74系IC一樣，只能工作在不超過5.5V的電壓下，但也有着更高的速度：VCO頻率最高能達到20MHz。型號中間的字母表示的特性也符合54/74系IC的標准：T表示兼容TTL電平輸入，V表示可以耐受比V _DD 高的邏輯電平輸入。
        在很多文獻中，4046的1腳被描述為“鎖定指示”，往往連接一個LED來作為pll是否入鎖的判斷。事實上這個判斷的依據並不可靠——該腳實際上反映了環路失鎖的“程度”，當相位差越大時，該腳輸出更多的電平。顯然，在入鎖時，因為輸出一直為高，LED確實能指示入鎖的狀態；但失鎖時，如果相位差較小，輸出的低電平不夠寬或多，LED只會微弱變暗。在74HC7046中內置了一個由RC濾波器和施密特觸發器組成的檢測電路，可以通過適當地設定外接電容的大小得到可靠的鎖定指示。

        
 74HC7046的入鎖檢測電路

 
        如果要用一個特征區分開4大類4046，那一定是15腳的功能。在CD4046中，15腳是連接到V_SS上的一個穩壓管的負極；74HC4046中，15腳是三號鑒相器的輸出；74HCT7046中，15腳用來接入鎖定檢測的RC濾波器的外接電容；74HCT9046中，15腳連接設定PDII輸出電流源的限流電阻。
        我們知道，RC振盪器的頻率易受工作電壓的影響。為了得到精確而穩定的頻率輸出，4046系IC對於供電的要求較高。在74HCT9046中，VCO供電的穩定由內置的帶隙基准保證，相對放寬了對供電的要求。
        除74HCT9046以外的所有4046系IC，其二號鑒相器都因寄生電容而存在一個微小的死區，使得較小的相位差不能引起VCO的響應。9046中改進的PDII修復了這個問題。

 4046/7046的PDII存在的死區（左）和9046中改進后的PDII的輸出特性（右）

[1]： 關於CD4046的相位比較器1(異或門)的一個問題 電源網
[2]： MC74HC4046A ON Semiconductor P8
[3]： MC74HC4046A ON Semiconductor P9
[4]： PLL SSTC with Type 2 phase comparator problems (added some info) 4hv
[5]： 功率超聲電源的頻率跟蹤電路 蘇州大學學報 第30卷第2期 P69
[6]： CMOS Phase-Locked-Loop Applications Using the CD54/74HC/HCT4046A and CD54/74HC/HCT7046A Ti SCHA003B P31
[7]： Configuring and Applying the MC74HC4046A Phase-Locked Loop ON Semiconductor AN1410
[8]： MODELING, ANALYZING AND DESIGNING A PHASE-LOCKEDBATTERY CHARGER ournal of the Chinese Institute of Engineers, Vol. 30, No. 6, pp. 1037-1046 (2007) P1037
[9]： 基於74HC4046兆赫茲級鎖相控制電路的設計 電子技術 2011年45(2)
[10]： 基於CD4046鎖相環200KHZ的高頻感應加熱電源頻率跟蹤的研究 電子世界 2011年9月號
[11]： 移相器的一種簡單實現方法 微電子與基礎產品 vol28