計算機硬件基礎知識


2.1 計算機硬件基礎知識

  2.1.1 計算機系統的組成、體系結構分類及特性

      CPU和存儲器的組成、性能和基本工作原理
    CISC/RISC,流水線操作,多處理機,並行處理

    常用 I/O 設備、通信設備的性能以及基本工作原理

    I/O 接口的功能、類型和特性

    I/O控制方式(中斷系統、DMA、I/O處理機方式)

 

  2.1.2 存儲系統

 

    虛擬存儲器基本工作原理,多級存儲體系

 

    RAID 類型和特性

 

  2.1.3 可靠性與系統性能評測基礎知識

 

    診斷與容錯

 

    系統可靠性分析評價

 

    計算機系統性能評測方法

 

 

 

    計算機體系結構分類

    從宏觀上按處理機數量進行分類,分為單處理系統、並行處理與多處理系統和分布式處理系統。

    從微觀上按並行程度分類:最為常見分類方式有:Flynn分類法與馮氏分類法。考試中主要考察的是Flynn分類法。

      Flynn分類法是根據指令流、數據流和多倍性三方面來進行分類的:

    

 

 

     

    計算機硬件組成

    計算機硬件系統是依照馮·諾依曼所設計體系結構,即包括運算器控制器存儲器輸入設備輸出設備五大部件組成。

 

    運算器和控制器組成中央處理器(CPU)
    運算器負責完成算術、邏輯運算功能,通常由ALU(算術/邏輯單元)、寄存器、多路轉換器、數據總線組成;
    控制器則負責依次訪問程序指令,進行指令譯碼,並協調其他設備,通常由程序計數器(PC)、指令寄存器、指令譯碼器、狀態/條件寄存器、時序發生器、微操作信號發生器組成。

    程序計數器:用於存放下一條指令所在單元的地址的地方。由於大多數指令都是按順序來執行的,所以修改的過程通常只是簡單的對PC加1。當遇到轉移指令時,后繼指令的地址(即PC的內容)必須從指令寄存器中的地址字段取得。在這種情況下,下一條從內存取出的指令將由轉移指令來規定,而不像通常一樣按順序來取得。因此程序計數器的結構是具有寄存信息計數兩種功能的結構。

    指令寄存器:用來保存當前正在執行的一條指令。當執行一條指令時,先把它從內存取到數據寄存器中,然后再傳送至指令寄存器。指令划分為操作碼和地址碼字段,由二進制數字組成。

    指令譯碼器:譯碼是編碼的逆過程。譯碼器是可以將輸入二進制代碼的狀態翻譯成輸出信號,以表示其原來含義的電路。

 

    在運算時,數據均在主存儲器中,操作數可以采用以下幾種尋址方式:

    (1)立即尋址方式

    指令的地址字段指出的不是操作數的地址,而是操作數本身。這種方式的特點是指令執行時間很短,不需要訪問內存取數。題目中所說的“操作數包含在指令中的尋址方式”就是立即尋址。
    (2)直接尋址方式

    直接尋址特點是:在指令格式的地址字段中直接指出操作數在內存的地址D。

    (3)間接尋址方式

    間接尋址的情況下,指令地址字段中的形式地址D不是操作數的真正地址,而是操作數地址的指示器,D單元的內容才是操作數的有效地址。

    (4)寄存器尋址方式和寄存器間接尋址方式

    指令中給出的操作數地址不是內存的地址單元號,而是通用寄存器的編號。這也就是題目中所說的“操作數在寄存器中的尋址方式”。

    寄存器間接尋址方式與寄存器尋址方式的區別在於:指令格式中的寄存器內容不是操作數,而是操作數的地址,該地址指明的操作數在內存中。這也就是題目中所說的“操作數的地址在寄存器中的尋址方式”。

    (5)相對尋址方式

    相對尋址是把程序計數器PC的內容加上指令格式中的形式地址D而形成操作數的有效地址。程序計數器的內容就是當前指令的地址。

 

     CISC(復雜指令計算機)與RISC(精簡指令集計算機):

    計算機執行程序所需的時間P由三方面因素決定:編譯后產生的機器指令數I、執行每條指令所需的平均周期數CPI,以及每個機器周期的時間T。它們的關系是P=I×CPI×T。RISC編譯后產生的機器指令數(I)增多了,但指令所需的周期數(CPI)和每個周期的時間(T)都可以減少。

    CISC(Complex Instruction Set Computer,復雜指令集計算機)的基本思想是:進一步增強原有指令的功能,用更為復雜的新指令取代原先由軟件子程序完成的功能,實現軟件功能的硬件化,導致機器的指令系統越來越龐大而復雜。CISC計算機一般所含的指令數目至少300條以上,有的甚至超過500條。

    RISC(Reduced Instruction Set Computer,精簡指令集計算機)的基本思想是:通過減少指令總數和簡化指令功能,降低硬件設計的復雜度,使指令能單周期執行,並通過優化編譯提高指令的執行速度,采用硬布線控制邏輯優化編譯程序。在20世紀70年代末開始興起,導致機器的指令系統進一步精煉而簡單。

    

    RISC(精簡指令系統計算機)的設計原則有
    (1)只使用頻度高的及最有用的指令,一般為幾十條指令;
    (2)指令格式簡單化、規格化;
    (3)每條指令在一個機器周期內完成;
    (4)只有存數和取數指令訪問存儲器;
    (5)以最簡單、有效的方式支持高級語言。

    流水線:

    指令流水線是將指令執行分成幾個子過程,每一個子過程對應一個工位,我們稱為流水級或流水節拍,這個工位在計算機里就是可以重疊工作的功能部件,稱為流水部件。

      

 

 

    (1)計算流水線執行時間

    假定有某種類型的任務,共可分成N個子任務,執行每個子任務需要時間t,則完成該任務所需的時間即為Nt。若以傳統的方式,則完成k個任務所需的時間是kNt;而使用流水線技術執行,花費的時間是Nt+(k-1)t。如果每個子任務所需的時間不同,則其速度取決於其執行順序中最慢的那個(也就是流水線周期值等於最慢的那個指令周期)。另外,還應該掌握幾個關鍵的術語:流水線的吞吐率(等於任務數/完成時間),加速比(不采用流水線的執行時間/采用流水線的執行時間)。

    (2)影響流水性的主要因素

      轉移指令:因為前面的轉移指令還沒有完成,流水線無法確定下一條指令的地址,因此也就無法向流水線中添加這條指令。
      共享資源訪問的沖突:也就是后一條指令需要使用的數據,與前一條指令發生的沖突,或者相鄰的指令使用了相同的寄存器,這也會使得流水線失敗。
      響應中斷:當有中斷請求時,流水線也會停止。對於這種情況有兩種響應方式,一種是立即停止——精確斷點法,能夠立即響應中斷;另一種是流水線中的指令繼續執行,不再新增指令到流水線——不精確斷點法。

 

    若某條無條件轉移匯編指令采用直接尋址,則該指令的功能是將指令中的地址碼送入__( )__。

       A.PC(程序計數器)       B.AR(地址寄存器)    C.AC(累加器)D.ALU(算邏運算單元)

    解析:程序計數器是用於存放下一條指令所在單元的地址的地方。在程序執行前,必須將程序的起始地址,即程序的一條指令所在的內存單元地址送入程序計數器,當執行指令時,CPU將自動修改程序計數器的內容,即每執行一條指令程序計數器增加一個量,使其指向下一個待指向的指令。程序的轉移等操作也是通過該寄存器來實現的。
    答案:A

    

    編寫匯編語言程序時,下列寄存器中程序員可訪問的是__(3)__。 

    A.程序計數器(PC)   B.指令寄存器(IR)         C.存儲器數據寄存器(MDR) D.存儲器地址寄存器(MAR)

    解析:作為程序員,應該要能控制其所編寫程序的執行過程,這就需要利用程序計數器來實現,因此程序員能訪問的是程序計數器。

    答案:A

 

    系統響應時間和作業吞吐量是衡量計算機系統性能的重要指標。對於一個持續處理業務的系統而言,其____。
      A.響應時間越短,作業吞吐量越小               B.響應時間越短,作業吞吐量越大
      C.響應時間越長,作業吞吐量越大               D.響應時間不會影響作業吞吐量

    解析:系統響應時間是指用戶發出完整請求到系統完成任務給出響應的時間間隔。作業吞吐量是指單位時間內系統完成的任務量。若一個給定系統持續地收到用戶提交的任務請求,則系統的響應時間將對作業吞吐量造成一定影響。若每個任務的響應時間越短,則系統的空閑資源越多,整個系統在單位時間內完成的任務量將越大;反之,若響應時間越長,則系統的空閑資源越少,整個系統在單位時間內完成的任務量將越小。

    答案:B

 

    Cache(高速緩沖存儲器,通常速度比內存快)

    由於在CPU與存儲系統間存在着數據傳送帶寬的限制,因此在其中設置了Cache,以提高整體效率。但由於其成本更高,因此Cache的容量要比內存小得多。Cache是一種相聯存儲器(即按內容進行存儲的存儲器)。

    Cache存儲器的映射機制
    CPU發生訪存請求時,會先讓Cache判斷是否包括,如果命中(即包括請求的內容)就直接使用。這個判斷的過程就是Cache地址映射,這個速度應該盡可能快,常見的映射方法有直接映射、全相聯映射和組相聯映射三種:
    直接映射:是一種多對一的映射關系,但一個主存塊只能夠復制到Cache的一個特定位置上去。Cache的行號i和主存的塊號j有函數關系:i=j%m(其中m為Cache總行數)。
    相聯映射:將主存中一個塊的地址與塊的內容一起存於Cache的行中。速度更快,但控制復雜。
    組相聯映射:是前兩種方式的折中方案。它將Cache中的塊再分成組。然后通過直接映射方式決定組號,再通過相聯映射的方式決定Cache中的塊號。

    Cache淘汰算法
    當Cache數據已滿,並且出現未命中情況時,就是淘汰一些老的數據,更新一些新的數據。而選擇淘汰什么數據的方法就是淘汰算法,常見的方法有三種:隨機淘汰先進先出(FIFO)淘汰(淘汰最早調入Cache的數據)、最近最少使用(LRU)淘汰法。其中平均命中率最高的是LRU算法

    Cache存儲器的寫操作
    在使用Cache時,需要保證其數據與主存一致,因此在寫Cache時就需要考慮與主存間的同步問題,通常使用以下三種方法:寫直達(寫Cache時,同時寫主存)、寫回(寫Cache時不馬上寫主存,而是等其淘汰時回寫)、標記法

存儲系統

  主存(內存)

  (1)主存儲器的種類
  RAM:隨機存儲器,可讀寫,斷電后數據無法保存,只能暫存數據。  
  SRAM:靜態隨機存儲器,在不斷電時信息能夠一直保持。
  DRAM:動態隨機存儲器,需要定時刷新以維持信息不丟失。
  ROM:只讀存儲器,出廠前用掩膜技術寫入,常用於存放BIOS和微程序控制。
     PROM:可編程ROM,只能夠一次寫入,需用特殊電子設備進行寫入。
  EPROM:可擦除的PROM,用紫外線照射15~20分鍾可擦去所有信息,可寫入多次。
  E 2 PROM:電可擦除ERPOM,可以寫入,但速度慢。
  閃速存儲器:現在U盤使用的種類,可以快速寫入。  
  記憶時,抓住幾個關鍵英文字母。A,即Access,說明讀寫都行;O,即Only,說明只讀;P,即Programmable,說明可通過特殊電子設備寫入;E,即Erasable,說明可擦寫;E平方說明是兩個E,第二個E是電子。

  (2)主存儲器的組成
  實際的存儲器總是由一片或多片存儲器配以控制電路構成的。其容量為W×B,W是存儲單元(word,即字)的數量,B表示每個word由多少bit(位)組成。如果某一芯片規格為w×b,則組成W×B的存儲器需要用(W/w)×(B/b)個芯片。

  (3)主存儲器的地址編碼主存儲器(內存)采用的是隨機存取方式,需對每個數據塊進行編碼,而在主存儲器中數據塊是以word來標識的,即每個字一個地址,通常采用的是16進制表示。例如,按字節編址,地址從A4000H到CBFFFH,則表示有(CBFFF-A4000)+1個字節,28000H個,也就是163840個字節,等於160KB。
  要注意的是,編址的基礎可以是字節,也可以是字(字是由1個或多個字節組成的),要算地址位數,首先應計算要編址的字或字節數,然后求2的對數即可得到。

  例題

  位於CPU與主存之間的高速緩沖存儲器Cache用於存放部分主存數據的拷貝,主存地址與Cache地址之間的轉換工作由____完成。

   A.硬件 B.軟件 C.用戶 D.程序員

  解析:從Cache-主存層次實現的目標看,一方面既要使CPU的訪存速度接近於訪Cache的速度,另一方面為用戶程序提供的運行空間應保持為主存容量大小的存儲空間。在采用Cache-主存層次的系統中,Cache對用戶程序而言是透明的,也就是說,用戶程序可以不需要知道Cache的存在。因此,CPU每次訪存時,依然和未使用Cache的情況一樣,給出的是一個主存地址。但在Cache-主存結構中,CPU首先訪問的是Cache,並不是主存。為此,需要一種機制將主存地址轉換成對應的Cache地址,這個處理過程對速度要求非常高,因此它是完全由硬件來完成的。

  答案:A

 

  在程序的執行過程中,Cache與主存的地址映像由____。  
  A.專門的硬件自動完成                      B.程序員進行調度                C.操作系統進行管理                      D.程序員和操作系統共同協調完成

  解析:Cache與主存的地址映像需要專門的硬件自動完成,使用硬件來處理具有更高的轉換速率。

  答案:A

 

  

  若內存容量為4GB,字長為32,則__(5)__。
  A.地址總線和數據總線的寬度都為32
  B.地址總線的寬度為30,數據總線的寬度為32
  C.地址總線的寬度為30,數據總線的寬度為8
  D.地址總線的寬度為32,數據總線的寬度為8

  解析:字長是指在同一時間中CPU處理二進制數的位數叫字長。
  數據總線是用於在計算機中傳送數據的總線,它可以把CPU的數據傳送到存儲器或輸入輸出接口等其它部件,也可以將其它部件的數據傳送到CPU。數據總線的位數是微型計算機的一個重要指標,通常與字長一致,所以字長32也就意味着數據總線的寬度為32。地址總線是傳送地址信息的總線,根據地址總線的多少可以確定內存容量的大小,如32位的地址總線可以允許2的32次方的內存容量

  答案:A

  

  若某計算機系統的I/O接口與主存采用統一編址,則輸入輸出操作是通過____指令來完成的。
    A.控制 B.中斷 C.輸入輸出 D.訪存

  解析:I/O接口與主存采用統一編址,即將I/O設備的接口與主存單元一樣看待,每個端口占用一個存儲單元的地址,其實就是將主存的一部分划出來作為I/O地址空間。訪存指令是指訪問內存的指令,顯然,這里需要訪問內存,才能找到相應的輸入輸出設備,一次需要使用訪存指令。而控制類指令通常是指程序控制類指令,用於控制程序流程改變的指令,包括條件轉移指令、無條件轉移指令、循環控制指令、程序調用和返回指令、中斷指令等。

  答案:D

 

  設用2K×4位的存儲器芯片組成16K×8位的存儲器(地址單元為0000H~3FFFH,每個芯片的地址空間連續),則地址單元0B1FH所在芯片的最小地址編號為____。

  A.0000H  B.0800 H  C.2000 H  D.2800 H
  解析:芯片的大小為2k×4位,而存儲器的大小為16k×8位,不難得出要獲得這樣一個大小的存儲器,需要16片2k×4位的芯片。如果按字節編址,對應一個大小為16k×8位的存儲器,需要14位地址,其中高4位為片選地址,低10位為片內地址,而題目給出的地址0B1FH轉換為二進制為00 1011 0001 1111,其高4位為0010,即片選地址為2。因此,地址0B1FH對應第2片芯片,該芯片的起始地址(最小地址)為001000 0000 0000,即0800H。

  答案:B

 

  正常情況下,操作系統對保存有大量有用數據的硬盤進行__(8)__操作時,不會清除有用數據。
  A.磁盤分區和格式化   B.磁盤格式化和碎片整理            C.磁盤清理和碎片整理           D.磁盤分區和磁盤清理

  解析:這題主要考查我們對磁盤分區、格式化、碎片整理、磁盤清理等概念的理解。
    磁盤分區是指將一塊容量相對較大的磁盤划分為多塊容量相對較小的磁盤,磁盤分區並不刪除磁盤上的數據,但一般情況下,磁盤分區后要經過格式化后才能正式使用。
    磁盤格式化在往磁盤的所有數據區上寫零的操作過程,它是一種純物理操作,同時對硬盤介質做一致性檢測,並且標記出不可讀和壞的扇區。那么格式化后,磁盤原有的數據被清除。
    磁盤清理也可以刪除計算機上的文件,但它主要用於刪除計算機上那些不需要的文件。
    碎片整理是指通過系統軟件或一些專業的磁盤碎片整理軟件對計算機磁盤在長期使用過程中產生的碎片和凌亂文件重新整理,以釋放出更多可用的存儲空間。

  答案:C

 

  ____不屬於按尋址方式划分的一類存儲器。
  A.隨機存儲器 B.順序存儲器    C.相聯存儲器 D.直接存儲器

  解析:本題考查存儲器類型的划分。
  按尋址方式划分,存儲器可分為:順序存儲(如:磁帶機),直接存儲器(如:磁盤、硬盤、光盤),隨機存儲器(如:內存、U盤)。

  答案:C

 

  可靠性計算:

  可靠性計算主要涉及三種系統,即串聯系統、並聯系統和冗余系統。

  (1)串聯系統
    假設一個系統由n個子系統組成,當且僅當所有的子系統都能正常工作時,系統才能正常工作,這種系統稱為串聯系統。

    

 

 

     設系統各個子系統的可靠性分別用R1、R2、...、Rn表示,則系統的可靠性 R =  R* R* ... * Rn。

     如果系統的各個子系統的失效率分別用λ12,...,λn來表示,則系統的失效率 λ = λ12+...+λn。

  (2)並聯系統

    假如一個系統由n個子系統組成,只要有一個子系統能夠正常工作,系統就能正常工作

    

 

     

    設系統各個子系統的可靠性分別用R1、R2、...、Rn表示,則系統的可靠性 R = 1-(1-R1 *(1-R2 * ... * (1-Rn

     如果系統的各個子系統的失效率均為λ,則系統的失效率 μ

 

     在並聯系統中只有一個子系統是真正需要的,其余n-1個子系統都被稱為冗余子系統。該系統隨着冗余子系統數量的增加,其平均無故障時間也會增加。

  (3)模冗余系統

    m模冗余系統由m個(m=2n+1為奇數)相同的子系統和一個表決器組成,經過表決器表決后,m個子系統中占多數相同結果的輸出可作為系統的輸出。

    

 

     在m個子系統中,只有n+1個或n+1個以上的子系統能正常工作,系統就能正常工作並輸出正確結果。假設表決器是完全可靠的,每個子系統的可靠性為R 0 ,則m模冗余系統的可靠性為:

 


免責聲明!

本站轉載的文章為個人學習借鑒使用,本站對版權不負任何法律責任。如果侵犯了您的隱私權益,請聯系本站郵箱yoyou2525@163.com刪除。



 
粵ICP備18138465號   © 2018-2025 CODEPRJ.COM