1、參考
UG585
網絡筆記
參考：ZYNQ進階之路14–PS端uart串口接收不定長數據
2、理論知識
參見上一次實驗：基於ZYNQ 的UART中斷實驗之串口寫數據到DDR3中
3、實驗目的
基於ZYNQ 的UART中斷實驗，這里在上一次實驗的基礎上將發送固定的數據改為可以發送不定的數據。
4、實驗過程
建立工程，設置並初始化串口中斷，在運行程序之后，如果串口接收的數據達到了RXFIFO觸發的中斷則會產生中斷，zynq會將數據搬移到一塊recvbuffer中，另外如果在接收到一定的數據之后（沒有達到rxfifo中斷level），如果在規定的等待一定時間內還沒有新的數據接收到則也會產生中斷通知ZYNQ去讀取，這也標志本次數據已經完全讀取完了。可以處理數據了。
5、實驗平台
Microphase ZUS zynq7020 開發板。 串口使用 uart1[48,49]. DDR選擇 MT41J256M16 RE-125，32bit. BANK1 = 1.8v.
6、Vivado 建立工程
block design 如下：