http://bbs.eeworld.com.cn/thread-66467-1-1.html
1 空閑是SCLK=1(C POA)，DIN=1(因為寫寄存器都是從寫通訊寄存器開始，此時第8位必須為0，若DIN上存在干擾使BIT8=1則會持續等待后面7bitS,從而RDY不拉低。
2 緩沖和非緩沖：
非緩沖模式時，AD7705模擬輸入前端的電阻電容的變化對AD轉換精度影響很大，造成測量不准確，所以通常我們使用buf模式。因為緩沖模式可以適應前段溫度，阻容參數變化，接入高阻抗信號源抗干擾能力強
3 不管是校准還是數據AD轉換，數字濾波器同步位FSYNC都要置為0，否則RDY不會拉低；
4注意輸入通道的電壓范圍，結合極性和增益。
5 注意CLK的設置，AD7705和TM7705說的不一樣