Vivado將模塊封裝為IP的方法（網表文件）【轉】

。 https://blog.csdn.net/u011435907/article/details/78233375

在給別人用自己的工程時可以封裝IP，Vivado用封裝IP的工具，可以得到像xilinx的ip一樣的可以配置參數的IP核，但是用其他工程調用后發現還是能看到源文件，如何將工程源文件加密，暫時沒有找到方法，如果知道還請賜教。而直接用.edif網表文件作為ip的方法如下：

1、建立工程設置頂層模塊

將需要封裝的模塊設置為頂層模塊。（shift_bus模塊）

2、綜合待封裝模塊

vivado綜合時會默認將輸入輸出端口添加buffer緩存，而封裝的模塊大多都是用在一個大的模塊的內部，綜合不能添加iobuf，在ISE的綜合選項中有-iobuf選項而在Vivado中該選項是隱藏的，可以在綜合設置窗口的Options下面最后一項 More Options一欄寫入“-no_iobuf”，然后綜合即可。
3、生成.edif網表文件

打開綜合后的設計：在Flow Navigator中點擊“Open Synthesis Deisgn”

在TCL Console中輸入：“write_edif  /path/xx.edif” 。特別注意：路徑分隔字符為“/”（得到的網表文件為shift_bus.edif）

4、建立wrapper

建立一個與待封裝模塊同名的.v文件，該文件只描述該模塊的接口。(shift_bus.v)
                                                                               
5、調用

將shift_bus.v和shift_bus.edif文件添加到需要調用的工程中，然后直接對shift_bus模塊進行例化即可。

原文：https://blog.csdn.net/u011435907/article/details/78233375