|
當然由於這個程序很短，我們可以這樣來編譯:
|
這樣的話我們也可以產生main程序，而且也不是很麻煩。但是如果我們考慮一下如果有一天我們修改了其中的一個文件(比如說mytool1.c)那么我們難道還要重新輸入上面的命令?也許你會說，這個很容易解決啊，我寫一個 SHELL腳本，讓它幫我去完成不就可以了。是的對於這個程序來說，是可以起到作用的。但是當我們把事情想的更復雜一點，如果我們的程序有幾百個源程序的時候，難道也要編譯器重新一個一個的去編譯?
為此，聰明的程序員們想出了一個很好的工具來做這件事情，這就是make。我們只要執行以下make，就可以把上面的問題解決掉。在我們執行make之前，我們要先編寫一個非常重要的文件。--Makefile。對於上面的那個程序來說，可能的一個Makefile的文件是：
# 這是上面那個程序的Makefile文件:
|
有了這個Makefile文件，不論我們什么時候修改了源程序當中的什么文件，我們只要執行make命令，我們的編譯器都只會去編譯和我們修改的文件有關的文件，其它的文件它連理都不想去理的。
下面我們學習Makefile是如何編寫的。
在Makefile中也#開始的行都是注釋行.Makefile中最重要的是描述文件的依賴關系的說明。一般的格式是：
target：components
TAB rule
第一行表示的是依賴關系。第二行是規則。
比如說我們上面的那個Makefile文件的第二行。
main：main.o mytool1.o mytool2.o
表示我們的目標(target)main的依賴對象(components)是main.o mytool1.omytool2.o 當倚賴的對象在目標修改后修改的話，就要去執行規則一行所指定的命令。就象我們的上面那個Makefile第三行所說的一樣要執行 gcc-o main main.o mytool1.o mytool2.o 注意規則一行中的TAB表示那里是一個TAB鍵
Makefile有三個非常有用的變量。分別是$@，$^，$<代表的意義分別是：
$@--目標文件，$^--所有的依賴文件，$<--第一個依賴文件。
如果我們使用上面三個變量，那么我們可以簡化我們的Makefile文件為：
# 這是簡化后的Makefile
main：main.o mytool1.o mytool2.o
gcc -o $@ $^
main.o：main.c mytool1.h mytool2.h
gcc -c $<
mytool1.o：mytool1.c mytool1.h
gcc -c $<
mytool2.o：mytool2.c mytool2.h
gcc -c $<
經過簡化后,我們的Makefile是簡單了一點，不過人們有時候還想簡單一點。這里我們學習一個Makefile的缺省規則
.c.o：
gcc -c $<
這個規則表示所有的 .o文件都是依賴與相應的.c文件的。例如mytool.o依賴於mytool.c這樣Makefile還可以變為：
# 這是再一次簡化后的Makefile
main：main.o mytool1.o mytool2.o
gcc -o $@ $^
.c.o：
gcc -c $<
好了，我們的Makefile 也差不多了，如果想知道更多的關於Makefile的規則，可以查看相應的文檔。