MII接口簡介

Standard MII總共使用了15根線，外加2根MDIO線，如果要擴展PHY芯片，這些線除了其中兩根（應該是TXCLK和RXCLK）以外都是不可共用的；而Reduce Media Independent Interface則用來解決這個問題。TXCLK和RXCLK的時鍾頻率在100Mbit/s時為25MHz，在10Mbit/s時為2.5MHz。

對於RMII來說，它將TXCLK和RXCLK合並，便於使用switch來共享；時鍾頻率由25MHz變成50MHz，而數據線減半；RXDV和CRS也合並；移除了COL信號。RMII沒有信號能夠定義full or half，因此需要MDIO來做這個工作（This must instead becommunicated over the serial MDIO/MDC interface, but the standard does not specify a standard MDIO register bit for the duplex mode. This means that custom software is required for every PHY.）；RMII也沒有信號定義10 or 100 mode，這也需要通過MDIO來實現。

Gigabit Media Independent Interface，它的速度可以達到1000Mbit/s，時鍾頻率為125MHz，並且和MII兼容。GMII需要的信號有：GTXCLK、TXCLK、TXD[7:0]、TXEN、TXER、RXCLK、RXD[7:0]、RXDV、RXER、COL、CS，以及兩根MDIO信號線。

Reduced Gigabit Media Independent Interface，它減少了一半的數據線，但並不是將時鍾倍頻，而是采用在上升和下降沿都采樣的方法。它使用的信號有：RX_CTL、RXC、RXD[3:0]、TX_CTL、TXC、TXD[3:0]，共12根線。跟GMII不一樣的是，TXCLK一直都會被使用，且由MAC提供。由於Source-synchronous時鍾（Source-Synchronous clocking refers to a technique used for timing symbols on a digital interface. Specifically, it refers to the technique of having the transmitting device send a clock signal along with the data signals）的原因，PCB的設計必須要使得TXCLK有1.5-2ns的時延。RGMII v2.0具備了可選的內部時延。

Serial Gigabit Media Independent Interface，maybe在光纖用得多一些吧。
Quad Serial Gigabit Media Independent Interface.
10 Gigabit Media Independent Interface.