在電子學中，信號邊緣（英語：signal edge），或稱信號邊沿，是數字信號在兩種邏輯電平（0或1）之間狀態的轉變。由於數字信號電平由方波來表示，因此這種狀態的變化被稱為“邊緣”。
信號的一個上升沿（rising edge）是數字信號從低電平向高電平的轉變。當接入的時間脈沖信號由低電平向高電平轉變時，觸發器電路被觸發，而當接入的時間脈沖信號從高電平向低電平轉變時，這種轉變則被觸發器電路忽略，那么我們稱這個觸發器電路為上升沿觸發的e（rising edge-triggered）。
與上升沿對應的概念為下降沿（falling edge），它是指數字信號從高電平向低電平的轉變。當接入的時間脈沖信號由高電平向低電平轉變時，觸發器電路被觸發，而當接入的時間脈沖信號從低電平向高電平轉變時，這種轉變則被觸發器電路忽略，那么我們稱這個觸發電路為下降沿觸發的（falling edge-triggered）。
信號邊緣可以被用來觸發時序控制，在時間脈沖上升沿或下降沿觸發的T觸發器就是一個典型的例子，這類觸發器並不是通常的電平敏感，而是信號邊緣敏感。此外，在硬件描述語言中，使用Verilog自定義原語（user defined primitives）時，上升沿、下降沿分別以(01)、(10)表示，也可以用縮寫字母r、f表示。
