之前搞了一個 D-Latch，看一下下圖是怎么變化的
In D-latch anytime its enabled the input D is going to be output at Q
使用clk
通常情況下clk輸入是這樣的，很短很短的一下:
這個很短的脈沖是怎么實現的呢?
答案:
可以用下面的東西:
輸入為0的時候inverter里面是1 當從0切換到1的時候 invertor里面的1不是瞬間變成0的，此時會產生一個很短的脈沖
還可以用電容加電阻來實現:
這個脈沖的時間公式是C*R（電容乘電阻）
下面介紹D-Flip-Flop(D觸發器)
Very similar to the D-Latch:
鎖存器與觸發器區別:
鎖存器同其輸入信號相關，當輸入信號變化鎖存器產生變化，沒有時鍾端
觸發器受時鍾控制，時鍾觸發時才采樣當前的輸入，產生輸出
** ...
JK觸發器:
