FPGA&數字IC筆面試常考系列
題目：簡述ASIC設計流程，並列舉出各部分用到的工具。
ASIC開發基本流程
芯片架構，考慮芯片定義、工藝、封裝
RTL設計，使用Verilog、System Verilog、VHDL進行描述
功能仿真，理想情況下的仿真
驗證，UVM驗證方法學、FPGA原型驗證
綜合，邏輯綜合，將描述的RTL代碼映射到基本邏輯單元門、觸發器上
DFT技術，插入掃描鏈
等價性檢查，使用形式驗證技術
STA，靜態時序分析
布局規划，保證沒有太多的內部交互，避免布線上的擁堵和困擾
時鍾樹綜合，均勻地分配時鍾，減少設計中不同部分間的時鍾偏移
DRC，設計規則檢查
LVS，布線圖和原理圖進行比較
生成GDSII
這整個流程稱為RTL2GDSII，利用GDSII來生產芯片的過程稱作流片（Tapeout），以上是一個Fabless公司的簡易設計流程，最后將GDSII送至Foundry生產芯片。
題目：簡述FPGA的開發流程。
FPGA開發基本流程
系統規划，系統功能，功能模塊划分
RTL設計，使用Verilog、System Verilog、VHDL進行描述
功能仿真，理想情況下的仿真
綜合、編譯、布局布線，FPGA廠商自帶工具完成
時序仿真，時序分析約束
板級驗證
轉載請注明出處：NingHeChuan（寧河川）
個人微信訂閱號：開源FPGA
如果你想及時收到個人撰寫的博文推送，可以掃描左邊二維碼（或者長按識別二維碼）關注個人微信訂閱號
知乎ID：NingHeChuan
微博ID：NingHeChuan
原文地址：https://www.cnblogs.com/ninghechuan/p/9765000.html