關於systemverilog中package、import、include的使用


 

1)、首先看一個類的使用

在文件AA.sv里定義一個類AA

class AA;

int  a1;

endclass : AA

 

最簡單的,定義一個類AA,里面只有一個成員i,應該無異議。

 

2)、package 包,是對class的分類存放(和C++比較類似)   

在文件PA.sv里定義一個package,如下:  

 package  PA  ;  

 `include  "AA.sv"  

 endpackage :PA

3)、import的使用 在文件PB里調用AA類

package   PB ;

inport PA::AA ;

AA a ;

endpackage :PB

在PB里使用PA,

當package調用package時,

使用import。

4)、include的使用 如果想在package PC里直接使用AA,如何使用呢?

package PC ;

`include  “AA.sv”

A.a ;

endpackage:PC

總結:include 一般是package直接調用class時使用

import 一般是package調用package時使用

 【閆若川FPGA】


免責聲明!

本站轉載的文章為個人學習借鑒使用,本站對版權不負任何法律責任。如果侵犯了您的隱私權益,請聯系本站郵箱yoyou2525@163.com刪除。



 
粵ICP備18138465號   © 2018-2025 CODEPRJ.COM