一：verilog強度
1：概念
當一個線型由多個驅動時，才會有強度的概念；強度分為驅動強度和充電強度
2：驅動強度
分別為supply，strong，pull，weak，強度依次遞減。
3：在進行RTL或者門級模型的設計時，只會用到強驅動（1，0，x）或者比weak還弱的驅動（z）。驅動強度只在如下的兩種情況下才會被用到
（1）用連續賦值語句對一個線性進行賦值
（2）Verilog內建的原語邏輯門的門級輸出（如and以及后面例子里使用的bufif1）
4：驅動強度必須以一對出現（high，low）
5：強度的語法是不可綜合的
二：實驗觀察4種驅動強度之間的競爭
1：如圖，共分為三個模塊：計數器模塊，解碼器模塊，三態緩沖器模塊
2：計數器模塊
使用上節的行為級計數器（參見verilog實戰10之計數器）
3：解碼器模塊
4：緩沖器模塊（例化內建的邏輯門bufif1）
5：頂層設計
6：vcs dump波形
從波形分析可得：supply，strong，pull，weak強度依次下降。當X與Y輸出強度一致時，輸出不定，例如：計數在0，5，a時，X，Y強度一致，輸出不定態。