圖中虛線是自動跳轉，實線是通過發送命令才能跳轉的。
下面是框中對應的命令。
ACT = ACTIVATE
MPR = Multipurpose register
MRS = Mode register set
PDE = Power-down entry
PDX = Power-down exit
PREA = PRECHARGE ALL
PRE = PRECHARGE
READ = RD, RDS4, RDS8
ZQCL = ZQ LONG CALIBRATION
REF = REFRESH
SRE = Self refresh entry
ZQCS = ZQ SHORT CALIBRATION
RESET = START RESET
WRITE = WR, WRS4, WRS8
PROCEDURESRX = Self refresh exit
WRITE AP = WRAP, WRAPS4, WRAPS8
READ AP = RDAP, RDAPS4, RDAPS8
狀態圖：
Start-Up : Power on -> Reset Procedure -> Initialization -> ZQ Calibration -> IDLE
READ : idle -> Activating -> (Bank Active) -> Reading -> Precharging ->idle
Write :idle -> Activating -> bank active -> writing -> precharging ->idle
Refresh : idle -> Refreshing ->idle
Self-refresh : idle -> self-refresh ->idle
ZQ Caliration : idle -> ZQCL/ZQCS ->idle
Leveling : idle -> MRS,MPR,Write Leveling -> idle
Power Down :
復位（Reset）
復位是異步復位，當拉低后要保持100ns,在些期間輸出會被禁止，ODT被關閉（處於高阻）。
在RESET#拉高之前CKE應該拉低，當RESET拉高之后，DRAM必須要重新初始化。所有的
計數器—除刷新計數器外，都會復位，當RESET拉低之后 ，DRAM中存儲的數據，也變為不
確定值。
操作中需要注意的點：
（1） 復位拉低要保持100ns；
（2） 在RESET#拉高之前CKE要保持低電平不變；
初始化（Initialization）
ZQCL: 上電初始化后，用完成校准ZQ電阻。ZQCL會觸發DRAM內部的校准引擎，
一旦校准完成，校准后的值會傳遞到DRAM的IO管腳上，並反映為輸出驅動和ODT阻值。
ZQCS: 周期性的校准，能夠跟隨電壓和溫度的變化而變化。校准需要更短的時間窗口，
一次校准，可以有效的糾正最小0.5%的RON和RTT電阻。
MRS (mode register set)
MODE Register Set, 模式寄存器設置。為了應用的靈活性，不同的功能、特征
和模式等在DDR3芯片上的Mode Register中，通過編程來實現。模式寄存器MR
沒有缺省值，因此模式寄存器MR必須在上電或者復位后被完全初始化，這樣才
能使得DDR可以正常工作。正常工作模式下，MR也可以被重新寫入。模式寄存
器的設置命令周期tMRD就兩次操作的最小時間。MRS命令要求所有bank處於
idle狀態，並且MRS只能在precharged狀態下進行。
模式寄存器，分為MR0、MR1、MR2和MR4。
MR0用來存儲DDR3的不同操作模式的數據：包括突發長度、讀取突發種類、CAS長度、測試模式、DLL復位等。
MR1用來存儲是否使能DLL、輸出驅動長度、Rtt_Nom、額外長度、寫電平使能等。
MR2用來存儲控制更新的特性， Rtt_WR阻抗，和CAS寫長度。
MR3用來控制MPR。
• BA2 = 0, BA1 = 0, BA0 = 0 for MR0 • BA2 = 0, BA1 = 0, BA0 = 1 for MR1 • BA2 = 0, BA1 = 1, BA0 = 0 for MR2 • BA2 = 0, BA1 = 1, BA0 = 1 for MR3
MPR寄存器
MPR: Multi-purpose register. 多用途寄存器。MPR的功能是讀出一個預先設定
的系統時序校准比特序列。為了使能MPR功能，需要在MRS的寄存器MR3的A2
位寫1，並且在此之前需要將DDR3的所有bank處於idle狀態； 一旦MPR被使能后，
任何RD和RDA的命令都會被引入到MPR寄存器中，當MPR寄存器被使能后， 除非
MPR被禁止（MR3的A2=0），否則就只有RD和RDA被允許。在MPR被使能的時候，
RESET功能是被允許的。
Precharge Power Down: bank在in-progress命令后關閉。
Active Power Down:bank在in-progress命令后依然打開。
Self refresh temperature(SRT)
當disable,手動更新的速率是以85度為標准的，並且要求器件的溫度不能超過85
個人感覺這里面有三個概念要搞清楚，(自刷新)self refresh ,（自動刷新）ASR和SRT。
當ASR和SRT均未開開啟時就是self refresh模式，self refresh的刷新頻率為1x,它是按
照在85T內的正常溫度范圍內來刷新，如果溫度超過85T,在85T~95T擴展溫度范圍,就
只能開啟ASR或SRT,SRT開啟之后就是按2x的刷新頻率來刷新，而ASR是根據溫度范
圍來決定刷新的頻率，如果在正常溫度范圍則為1x,如果是擴展溫度范圍則為2x。
但要注意，SRT 和 ASR不能同時開啟。
有這樣一句話：自動刷新用於正常操作模式 ，在自動刷新時 ，其他命令無法操作。
自刷新主要用於低功耗狀態下的數據保存 。
ODT(On-Die Termination)
動態ODT是DDR3新增加的功能有，DDR3的新動態ODT特性具有針對不同的負載條件
優化終結電阻值的靈活性，這樣可以改善信號完整性，它還提供了管理終結功耗的一種
方法。動態ODT使DDR3器件能無縫地改變針對不同模塊發出的“WRITE”命令之間的終
結電阻值。該特性是DDR2系統所不能提供的，在同一個器件上，DDR2需要總線空閑時
間來改變終結電阻值。
在DLL Disable Mode模式下是不支持ODT（NOM ODT和動態ODT）的，在DLL Disable Mode下
ODT管腳必須要拉低，RTT,nom MR1[9, 6, 2] 和 RTT(WR) MR2[10, 9]也要設置為0。
ODT分為常規ODT（NOM ODT）和動態ODT兩種模式，分別對應Rtt_Nom和Rtt_WR兩種終端值。
當ODT在模式寄存器中設置使能之后—無論是Rtt_Nom還是Rtt_WR，並把ODT管腳拉高，DRAM
將會終結 DQS, DQS#, DM, 和所有的DQ. 對於TDQS使能的x8 DRAM，TDQS和TDQS#也會被終結。
要使能Rtt_WR並非必須使能Rtt_Nom，兩都是相互獨立的，如果禁止Rtt_Nom使能Rtt_WR,DRAM只會在寫操作時終結相應信號，
注意區分幾個參數。
Rtt、Rtt.nom和Rtt(wr)，, RTT(EFF)。
四個狀態：使能（enabled）,禁止（dsiabled）,打開（turn on）和關閉（turn off）。
下圖是一個簡單框圖。
NOM ODT
RTT,nom取值是由MR1[9, 6, 2]來決定的。從下圖中可以看出RTT,nom可以取2.4.6.8.12，RZQ是240Ω。如果RTT,nom應用在寫操作過程中，。
常規的ODT（NOM ODT）可以用在備用（standby conditions）或者寫操作中，Rtt_Nom用在寫操作中，只能取RZQ/2, RZQ/4, 和 RZQ/6。但是在DDR3的讀操作中不是能用終結電阻的。
動態ODT
動態ODT只應用於寫周期，在Rtt_Nom 和 Rtt_WR均使能的情況下，DRAM會在寫操作命令時把Rtt_Nom切換到Rtt_WR，當寫突發完成后又會切換回Rtt_Nom，在終結阻值的切換過程是不需要MR寄存器去設置的。
Synchronous ODT
什么是同步ODT？
在self refresh模式或者在MR1與MR2中disable掉ODT時ODT管腳的電平被忽略。
當ODT (RTT_nom)無效時，ODT (RTT_nom)值是高阻Z。
使能動態ODT只能應用在寫周期，並且在write leveling mode下不可用。動態ODT與ODT可以相互獨立使用。
同步ODT參數。