1、普通管腳約束舉例
##
NET rst_n LOC = L3 | IOSTANDARD = "LVCMOS33";//將rst_n連接到FPGA的L3管腳（最好是將rst_n寫成“rst_n”，避免因為使用與約束關鍵字或設計環境保留字相同的信號名而 產生錯誤信息）；IO管腳的電平約束CMOS電壓3.3V
##
2、時序約束舉例
##
NET clk LOC = T8 | TNM_NET = sys_clk_pin | IOSTANDARD ="LVCMOS33"; //將clk連接到FPGA的T8管腳（最好是將clk寫成“clk”，避免因為使用與約束關鍵字或設計環境保留字相同的信號名而產生錯誤信息）；建立以網絡clk驅動的約束組sys_clk_pin；IO管腳的電平約束CMOS電壓3.3V
TIMESPEC TS_sys_clk_pin = PERIOD sys_clk_pin 50000 kHz; //對約束組sys_clk_pin進行周期約束TS_sys_clk_pin（格式就是TS_約束組名），頻率是50MHz
##
注意：在約束文件中該空格的地方一定要空格，比如說或符號“|”的前后最好都空格，還有等號“=”的前后最好都空格。如果該空格的地方沒有空格，在Implement Design 的時候會出錯。