算術右移verilog實現


32位算術右移操作的描述是將寄存器的32位數據右移,左側移位后空出的bit位用bit[31]填充。

《自己動手寫CPU》一書中,對於openMIPS算術右移指令SRA的verilog實現如下:

shiftres[31:0] = ( {32{reg2_i[31]}} << ( 6'd32 - {1'b0, reg1_i[4:0]} ) ) | ( reg2_i >> reg1_i[4:0] ) ;

其中reg2_i[31:0]是需要進行移位操作的32位寄存器,reg1_i[4:0]保存了右移操作的位數。

這里面用到了減法運算符,不知道綜合器是不是可以智能地用普通LUT單元就實現,而不必占用加法器。

為了避免考驗綜合器的能力,可以將算法修改如下:

shiftres[31:0] =  ( { {31{reg2_i}}, 1'b0 } << (~reg1_i[4:0]) ) | ( reg2_i >> reg1_i[4:0] ) ;

使用取反的方式避免加減等運算符,算是討了個巧,這個算法用modelsim驗證過沒有什么問題。

 

有空再做個綜合后的資源占比,看看廠商的綜合器夠不夠智能。


免責聲明!

本站轉載的文章為個人學習借鑒使用,本站對版權不負任何法律責任。如果侵犯了您的隱私權益,請聯系本站郵箱yoyou2525@163.com刪除。



 
粵ICP備18138465號   © 2018-2025 CODEPRJ.COM