DSP的基本結構和特征
編程DSP芯片是一種具有特殊結構的微處理器，為了達到快速進行數字信號處理的目的，DSP芯片一般都采用特殊的軟硬件結構：
(1) 哈佛結構。
DSP采用了哈佛結構，將存儲器空間划分成兩個，分別存儲程序和數據。它們有兩組總線連接到處理器核，允許同時對它們進行訪問，每個存儲器獨立編址，獨立訪問。這種安排將處理器的數據吞吐率加倍，更重要的是同時為處理器核提供數據與指令。在這種布局下，DSP得以實現單周期的MAC指令。
在哈佛結構中，由於程序和數據存儲器在兩個分開的空間中，因此取指和執行能完全重疊運行。
(2) 流水線。
與哈佛結構相關，DSP芯片廣泛采用2-6級流水線以減少指令執行時間，從而增強了處理器的處理能力。這可使指令執行能完全重疊，每個指令周期內，不同的指令都處於激活狀態。
(3) 獨立的硬件乘法器。
在實現多媒體功能及數字信號處理的系統中，算法的實現和數字濾波都是計算密集型的應用。在這些場合，乘法運算是數字處理的重要組部分，是各種算法實現的基本元素之一。乘法的執行速度越快，DSP處理器的性能越高。相比與一般的處理器需要30-40個指令周期，DSP芯片的特征就是有一個專用的硬件乘法器，乘法可以在一個周期內完成。
(4) 特殊的DSP指令。
DSP的另一特征是采用特殊的指令，專為數字信號處理中的一些常用算法優化。這些特殊指令為一些典型的數字處理提供加速，可以大幅提高處理器的執行效率。使一些高速系統的實時數據處理成為可能。
(5) 獨立的DMA總線和控制器。
有一組或多組獨立的DMA總線，與CPU的程序、數據總線並行工作。在不影響CPU工作的條件下，DMA的速度已經達到800MB/S以上。這在需要大數據量進行交換的場合可以減小CPU的開銷，提高數據的吞吐率。提高系統的並行執行能力。
(6) 多處理器接口。
使多個處理器可以很方便的並行或串行工作以提高處理速度。
(7) JTAG（Joint Test Action Group）標准測試接口（IEEE 1149標准接口）。
便於對DSP作片上的在線仿真和多DSP條件下的調試。
(8) 快速的指令周期。
哈佛結構，流水線操作，專用的硬件乘法器，特殊的DSP指令再加上集成電路的優化設計，可是DSP芯片的指令周期在10ns以下。快速的指令周期可以使DSP芯片能夠實時實現許多DSP應用。