【調用IP宏文件進行仿真】modelsim仿真時出現 Instantiation of 'xxx' failed. The design unit was not found.

出現錯誤類似：
modelsim 仿真fifo時出現 Error: (vsim-3033) E:/Programs/ModelSim/fifo/ps2_fifo.v(75): Instantiation of 'scfifo' failed. The design unit was not found.
仿真波形不對，調用的ip核沒有輸出（白色虛線）等情況，都是因為沒有在仿真工程中加入ip宏的.V文件：
例子：調用了一個shift register，然后仿真的時候三個抽頭沒有數據輸出，只有白色虛線而且是一直拉低

 

 Altera的基本宏功能的功能（行為）仿真模型在Quartus工具安裝目錄下的"C:\altera\13.1\quartus\eda\sim_lib"目錄中：
    Verilog HDL語言的仿真庫文件為220model.v和altera_mf.v;
    VHDL語言的仿真庫文件為220pack.vhd、220model.vhd、altera_mf.vhd和altera_mf_components.vhd。
仿真時把相關庫文件加到工程中去就行了。