半導體存儲芯片的譯碼驅動方式
1
1.上圖中，左側是地址譯碼器，對於地址譯碼器自己的理解不夠深入。很多知識都是串聯起來的，之前數字電路中講解過譯碼器的，這里談論的地址譯碼器就是譯碼器的一種。
通過A0到A3，利用二進制來對所有的存儲器單元進行編碼，這樣就是內存單元地址進行了分配。讀寫控制電路中的D0到D7是對存儲單元中容量進行了限定，比如這里是8條線，
那么存儲單元中就是八位二進制，其實就是存儲單元中的存儲元件。
何為譯碼，將地址線傳輸來的二進制數據轉換成對應的存儲器單元編號，這樣再輔以控制信號，就可以對尋到的地址進行驅動。
這里地址譯碼器，輸入是四根線，輸出是十六根線。給定一個輸入，在右側的輸出線中只有一個是有效地。
2.線選法譯碼驅動半導體存儲器芯片的結構和原理講述完之后 ，現在討論一下它的弊端。優缺點其實是結合在一起的，2-4譯碼器就是這種地址譯碼器的最簡結構。兩條輸入線，對應四條輸出線，每一條輸出線控制着一個存儲器單元，這樣看結構非常清晰簡單。但是如果內存的容量提高，比如1M的存儲單元，1M=220，需要1M的輸出線來對內存的存儲器單元地址進行分配，這樣就需要20根輸入線。輸入線的數目還好說，輸出線實在太多1M, 而且主存的集成度並不高。
3.線選法和重合法其實也反應了存儲器單元的排列方式，線選法表明存儲單元都是成線性分布，而重合法代表着存儲單元呈二位矩陣排布。
4.重合法以為是只有只有存儲器單元被打開了，實際上選中的那一行地址，和那一列地址都被打開了，但是只有一個交叉的存儲器單元的數據被輸出或輸入了。
5.重合法相較於線選法而言，相同的情況下，需要的線數更低了。
6.這里說的基本電路，就是指存儲一位二進制信息的存儲元件。
7.圍繞着基本單元電路的行選擇信號控制線，和列選擇信號控制線應該來說都是公用的。同一行，同一列的基本單元電路在信號選擇電路的控制下同時被打開。
8.行選擇信號控制線包含在基本單元電路中，列選擇控制信號則不在，而且，我覺着列選擇控制信號線中的兩個MOS管在同一列中，有且只有兩個，但是基本單元電路中行選擇控制電路里的兩個MOS管，在每一個基本單元控制電路里都存在。