本篇博客來說說硬件開發的筆試或者面試。
面試主要是基於項目的，所以在這里不過多討論，看自己的項目經驗了。
筆試題目，硬件筆試包含的內容還是比較多的，有FPGA，C語言，信號系統知識，數電模電、電路分析、高頻電路、PCB設計，通信原理等。在這里盡可能列舉硬件筆試可能會出現的題目。
以下回答為筆者杜撰，未必正確，歡迎大家一同討論。
PCB的兩條走線過長平行走線會引起什么后果？
從信號完整性方面來考慮，過長的走線耦合增強，串擾的本質在於耦合，所以過長平行走線會引起串擾，可能會引起誤碼操作。
常見的組合邏輯電路有哪些？
加法器，數據選擇器，數據輸出器，編碼器，譯碼器，數值比較單元，算數邏輯單元。
存儲器有哪些構成？
存儲陣列，地址譯碼器和輸出控制電路。
鎖相環電路的基本構成？
分頻器、鑒頻鑒相器、環路濾波器、壓控振盪器。
RS232和RS485的主要區別？
RS232是利用傳輸線與公共地之間的電壓差傳輸信號，RS485是利用傳輸線之間的電壓差作為傳輸信號，由於電壓差分對的存在，可以很好的抑制共模干擾，所以RS485傳輸更遠。
驅動蜂鳴器的三極管工作在哪個區，若是做反相器呢？
由於單片機等其他MCU IO輸出的電流比較小，大概在幾十個mA以下，所以為了驅動需要電流較大的器件，需要額外的器件。驅動蜂鳴器利用三極管，使其工作在放大區。利用三極管的飽和和截止特性，可以做反相器，作為開關使用。
四層板信號分布是怎么樣的，才能使EMC降低？
對於常用的4層板信號分布是，信號層–地層(電源層)—電源層(地層)—信號層。這樣設置的原則是（1）電源層和地層相鄰，可以耦合電源的噪聲，降低因電源抖動對器件的影響。（2）頂層和底層都有相應的參考層，可以良好的達到信號阻抗要求。（3）因兩個信號層都有參考層，所以都有各自的參考回流路徑，可以降低EMI。
分析競爭與冒險如何產生的以及如何避免？
信號經過邏輯門電路都需要要一定的時間，不同的傳輸路徑上門電路數量不一樣或者門電路數量一樣，但每個門電路的延遲時間不一樣，使得與穩態下得到的邏輯功能不一致，產生錯誤的輸出。到達的時間不一致稱為競爭，產生的毛刺稱為冒險。
解決辦法：1.增加選通電路；2.芯片外部添加電容；3.增加布爾式的消去項；
傳輸線幾個重要的經驗公式？
對於傳輸線上任何串聯連接都有電容參數，為了使其不產生對信號線變緩趨勢，需要滿足 C < 4 *RT。對於傳輸線上任何串聯連接都有電感參數，為了使其不產生尖峰信號，需要滿足 L < 0.2 * Z0 *RT。
AD電路中，濾波為什么采用磁珠濾波，而不是電感？
良好的濾波電路對AD器件影響是較大，噪聲大，可能會引起誤碼操作。磁珠濾波是吸收噪聲，轉化成熱，電感濾波時反射噪聲，並沒有消除噪聲。
解釋一下電感，磁珠和電容濾波原理？
磁珠濾波是吸收噪聲磁珠的等效形式為電抗(電感) + 電阻，在低頻段，磁珠表現為感性，反射噪聲，在高頻段表現為阻性，吸收噪聲，並轉化成熱。所以選擇磁珠時需要考慮電路上的信號和噪聲所處的頻帶，盡量讓工作頻率高於磁珠的轉化頻率，處在阻性范圍。 對於磁珠的選擇需要考慮的方面：(1)考慮信號工作的頻帶范圍，好確定磁珠的選型，盡量讓其大於磁珠的轉換頻率；(2)直流電阻，選擇低Rdc，降低流過磁珠本身的損耗；(3)額定電流，選擇磁珠的額定電流盡量接近或者大於工作電流；(4)自諧振頻率，應選擇自諧振頻率較高的磁珠，因為工作頻率大於自諧振頻率時，會表現為電容特性，會迅速降低阻抗。
電感濾波是反射噪聲，首先說一下電感的作用（1）通直流隔交流;（2）濾波；（3）阻礙電流的變化，維持電流的穩定。因為電感本身也有一定的阻抗，所以在大電流流過時需要考慮電感上的壓降，還要注意組成的LC高通或者低通濾波器，不要使其諧振頻率工作在器件本身的工作頻帶范圍內，否則會引起諧振，紋波變大。選擇電感時，其諧振頻率要高於工作頻率，當低於諧振頻率時，電感值保持穩定，高於諧振頻率時，不過增加到一定程度后不再增加，頻率在增加電感表現為電容性，會隨頻率增高而迅速減小。
電容濾波是反射噪聲，電容的等效模型為電感+電容+電阻的串聯，在諧振頻率之前，電容表現為電容特性，隨着頻率增加，阻抗變小，但是隨着頻率超過工作頻率，會使得電容轉化為電感特性，隨着頻率的增加阻抗變大。電容的作用（1）通交流隔直流;（2）濾波，高頻噪聲的泄放通道；（3）續流池，維持電壓的穩定。電容有ESR和ESL特性，ESR表現為其內部有一定的電阻特性。ESL與電容的封裝尺寸有關，F = （ESL * C）^（-1/2）。對於ESL特性，所以在選擇電容濾波的時候，盡量不要選擇同一封裝不同容值，或者同一容值不同封裝，這對於濾波會有一定的作用，但是不明顯，濾波效果較好的是不同容值不同封裝類型，可以基本上濾波各個頻段的噪聲。
對於電容的選擇一般是 陶瓷電容 高頻，鉭電容一般是中頻，電解電容一般是低頻。容值越大的鉭電容其ESR值越小。
3W，20H什么意思？
3W是相鄰走線中心距為標准線寬的3倍。H表示是電源層到底層的厚度，電源層相對於底層內縮20H，以吸收電源平面的輻射。
狀態機中的摩爾和米莉有什么區別？
摩爾型狀態機只和狀態有關，米莉型不單單和當前狀態有關，還和輸入有關。
基爾霍夫電流定律和電壓定律？
在集總電路中，對於任一結點，所有流出結點的支路電流代數和恆等於零。
在集總電路中，對於任一回路，所有支路電壓代數和恆等於零。
如何理解運放的虛短和虛斷？
虛短是本質，虛斷是派生。當然利用這兩個運放的性質，算是把運放當作理想運放看待，不過實際中應用兩個此性質計算出來的結果也相差無幾。
虛短是由於運放的開環放大倍數往往很高，而運放的輸出往往是有限的，這樣會導致輸入的兩個引腳間的電位差很小，近似於等電位。稱為虛短。
虛斷是由於運放的差模輸入電阻很高，流入的兩個輸入端的電流很小，近似於斷路，稱為虛斷。
溫度對晶體管的影響？
當溫度升高時，對於輸入特性，即Vbe與Ib之間的特性，會使得輸入特性曲線左移。
當溫度升高時，對於輸出特性，即Vce與Ic之間的特性，會使得輸出特性曲線上移。
PDN網絡最根本原則？
當溫要使得各個芯片的電壓穩定，應使得PDN阻抗低於目標阻抗，PDN阻抗 ≤ 目標阻抗 = Vdd * ripple % / Itransient = 2 * Vdd * Vdd ripple % / P 。
運放如何選擇，其中需要注意哪些參數？
運放選擇時需要注意以下幾個參數：
共模抑制比（KCMR），帶寬，供電電壓，共模輸入范圍，輸入失調電壓（offset voltage），輸入失調電流（offset current），輸入偏置電流（bias current），壓擺率，溫漂。
共模抑制比：放大差模信號的能力，抑制共模信號的能力，體現抵抗噪聲的能力。
供電電壓：當進行小信號放大時，不能超過供電電壓的供電范圍，否則會產生信號的失真。
共模輸入范圍：此參數絕對了輸入信號的范圍，一般共模輸入范圍在手冊中會有規定，比如VCC – 0.2V，-VCC + 0.2V等，若是超過此共模輸入范圍，也會使得信號失真。
輸入失調電壓：在輸入電壓為0時，運放本應輸出電壓也為0V，但是由於運放內部不肯能絕對對稱，會有一定的電壓輸出，為了調節輸出為0時的電壓大小為失調電壓。一般失調電壓都在uV級別。
輸入失調電流：在輸入電壓為0時，流入兩個輸入端電流的差值，這體現了運放的輸入級差分管的不對稱性，希望此失調電流越小越好。
輸入偏置電流：流入運放兩輸入端的電流的均值 I = （Ibn + Ibp）/ 2。
阻抗與哪些因素有關？
阻抗與介質厚度，線間距，線寬，銅厚，介電材料有關。
其中與介質厚度和線間距成正比，主要是因為由瞬時阻抗可知Z = 83 * （根號下 介電常數） /CL，由於電容的值與導線距參考平面的高度成反比，所以，當導線距離參考平面比較近時，C變大，反之變小，所以Z的阻抗與介質厚度成正比，若介質厚度增大，則Z增大，反之亦然。經驗法則，厚度每增加1mil，特性阻抗減小2Ω。
線間距主要是從自感和互感方面考慮，首先線間距越小，互感增強，自感減小，會導致回路電感減小，這也是差分信號為什么要挨近的原因。當間距變小時整個回路的電感減小，根據 阻抗和電感與電容之間的關系， Z = 根號下(L/C),所以假設導線距離參考平面距離不變的情況下，Z是減小的。所以阻抗Z與線間距成正比。
介電材料，介電材料本身其實不會影響阻抗，但是介電材料會影響電容特性，電容與介電材料成正比，所以阻抗Z與介電常數成反比。
銅厚與電感參量有關，銅厚與厚，電感的值越小，Z = 根號下(L/C),所以假設導線距離參考平面距離不變的情況下，Z是減小的。所以阻抗Z與銅厚成反比。
線寬與電感參量和電容量有關，線越寬，L減小，由於C的值與線寬成正比（也就是橫截面面積增大），Z = 根號下(L/C),所以假設導線距離參考平面距離不變的情況下，Z是減小的。所以阻抗Z與線寬成反比。
幾個重要性質，電感L與線間距，半徑成反比，與導線長度成正比。電容與介電常數，線寬成正比，與介質厚度成反比。
電感L的公式可以參看相關的資料。
C = 介電常數 * A / H。其中A為橫截面積，H為介質厚度。
R = ρ/A，其中電阻與線寬是成反比，所以大面積鋪銅也是基於這個道理，使得回路阻抗盡可能小，減小地彈和壓降。
傳輸線阻抗為什么是50Ω？
對於傳輸線，若是半徑選的太大，根據特性阻抗與L，R，C的關系，L會減小，C會增大，會導致特性阻抗變低，導致信號的衰減很大，權衡利弊，選50Ω時信號的衰減比較小。
對於邏輯門電路的扇出數如何確定
首先要確定兩個參數，第一個是噪聲容限，驅動門的高電平門限必須高於扇出門的高電平，驅動門的低電平門限必須小於扇出門的低電平。再者需要考慮拉電流和灌電流， 由拉電流參數確定 驅動門數為 N = IOH / IIH，由灌電流參數確定 驅動門數為 N = IOL / IIL，兩者取最小者為最大扇出數。
/****************************************************************
//===============================================================
上述內容如果有侵犯到您的權利，請及時與本作者聯系,會在第一時間處理
聯系方式：
Email ：tiegen123@126.com
QQ ：2833104067
QQ交流群：298095983（FPGA&硬件學習交流群）
個人博客：http://www.raymontec.com/
其他博客：http://www.cnblogs.com/raymon-tec
由於作者水平有限，文中難免有疏漏或常識性錯誤，勞煩各位盡情指出。
歡迎大家一同討論技術，交流設計過程中的經驗，共同進步，共同學習。
//===============================================================
****************************************************************/