我已經用慣了notepad++編寫Verilog代碼，很喜歡這款編輯器，功能真的非常強大。所以，當需要對vivado、ISE或quartus ii中的工程進行Verilog代碼上的編寫或修改時，只需雙擊工程中的設計模塊便可以在notepad++上工作。不過，在此之前要將notepad++與FPGA應用設計工具進行關聯，下面一一介紹：
1、notepad++與vivado關聯
打開vivado軟件，選擇菜單欄“Tools——>Options…”，在彈出的對話框中，選擇General選項卡，如圖1所示。
圖1 選擇General選項卡
拉動右邊的滾動條到Text Editor欄目，選擇“Custom Editor…”，如圖2中的1所示。
圖2 定制編輯器1
點擊圖2中的2，在彈出的對話框中，輸入“notepad++安裝目錄/notepad++.exe [file name] -n[line number]”，如圖3所示。點擊“OK”、“OK”完成notepad++與vivado的關聯。
圖3 定制編輯器2
2、notepad++與ISE的關聯
打開ISE軟件，選擇菜單欄“Edit——>Preferences…”，在彈出的對話框中，選擇ISE General選項卡下的Editors，如圖4所示。
圖4 定制編輯器3
在Editor下選Custom，並在Command line syntax下輸入“{notepad++安裝目錄/notepad++.exe} $1”，如圖5所示。注意路徑的反斜杠為“/”。點擊“OK”完成notepad++與ISE的關聯。
圖5 定制編輯器4
3、notepad++與quartus ii的關聯
打開quartus ii軟件，選擇菜單欄“Tools——>Options…”，在彈出的對話框中，選擇General選項卡下的Preferred Text Editor，如圖6所示。
圖6 定制編輯器5
在Text editor行選Notepad++，在Command-line行通過路徑瀏覽按鈕選擇notepad++的安裝路徑，如圖6所示。點擊“OK”完成notepad++與quartus ii的關聯。
圖7 定制編輯器6
原文轉自http://blog.chinaaet.com/crazybird/p/5100001006
整理出來方便自己查看
----------------------------------------------------------------
對於FPGA初學者來說，使用FPGA編譯軟件所帶的編輯器寫代碼已經完全夠用，但隨着工程的不斷增大，ISE自帶的編輯器用起來顯得有點力不從心，所以本文中我將為大家分享一款功能強大的編輯軟件UltraEdit。
編輯軟件有很多，如vim、notepad++以及本文要介紹的UltraEdit簡稱UE等等。本文將附上windows10上UltraEdit安裝教程及開發軟件資源鏈接。閱讀全文前，請先點擊此鏈接：http://pan.baidu.com/s/1slQxmCt 密碼：75wd，下載UE破解版安裝包。
UltraEdit-32是一套極棒的文字、Hex、ASCII碼編輯器，可以取代記事本，內建英文單字檢查、C++及VB指令突顯，可同時編輯多個文件，而且即使開啟很大的文件速度也不會慢。其並且附有HTMLTag顏色顯示、搜尋替換以及無限制的還原功能；一般大家常會用其來修改EXE或DLL文件。該版本 UltraEdit-32 提供了改進的可配置菜單和工具欄，它們與 v11.00 之前的版本不兼容。一旦進行安裝，v11.00 之前版本的全部菜單和工具欄定制都將丟失。
一、UE安裝注冊
1.點擊上文鏈接到百度雲下載破解版安裝包，完成后打開安裝文件點擊.exe運行安裝，彈出窗口，點擊高級安裝可以選擇安裝路徑，反正我是不會放在默認路徑下。
2.安裝完成后使用注冊機進行注冊，需要斷網注冊。斷網之后才有脫機激活入口，用戶ID和密碼可任何填寫，將UE生成的用戶code1和code2分別填入注冊機，然后再用注冊機生成的激活CODE1和CODE2填入UE。激活之后聯網，注冊也不會失效！
二、ISE14.7引用UE編輯器
這一段是轉發，寫的挺詳細（稍作修改）。因為在做大的工程的時候 ，顯然再用ISE自帶的編輯器就比較不方便了。
1.在ISE里面指定UE作為默認編輯器。edit---preferences打開屬性配置，左側點Editors，右側editor選擇ultraedit再點OK就可以了，不過有時候這樣選擇以后雙擊項目里面的Verilogl文件並不能啟動UE，如果出現這樣的情況可以在選擇editor的時候選custom 然后再后面的command line syntax里面輸入{F:\Program Files\IDM COMPUTER SOLUTIONS\ULTRAEDIT-32\Uedit32.exe} $1 -l$2 大括號里面是ue的路徑（因為ISE要求目錄不能有空格，所以需要用括號括起來），需要根據ue安裝位置的不同進行修改，然后點OK就可以了。這樣就可以在ISE中直接調用UE對源文件進行編輯了。
2.在ue的安裝目錄下面看看wordfile里面有沒有Verilog關鍵字高亮配置，這樣就需要添加高亮文件配置了，我上面安裝包里面應該有Verilog.uew文件，將它復制到UE安裝目錄下wordfile里面，你會看到里面都是各種語言的高亮配置文件，粘貼就好，然后打開一段你的Verilog代碼，就可以看到語法高亮了，而且是彩虹色！
3.實現代碼折疊和縮進。一般情況下從網上下載的wordfile文件里面的Verilog部分只有關鍵字高亮，可以通過下面的方法實現代碼折疊和自動縮進：
實現代碼折疊：
/Open Fold Strings = "begin""case"
/Close Fold Strings = "end""endcase"
實現自動縮進：
/Indent Strings = "begin""case""fork" "if" "else"
/Unindent Strings = "end""endcase""join" "else"
把上面的代碼添加到Verilog.uew文件內即可，還可以根據自己的需要進行修改。我上面忘上傳修改后的.uew文件了，請用戶自行添加，直接添加到文件最后就行。我這里是在官網上下載的正版文件沒有添加其他新的東西。
完成以上你就可以使用UE進行Verilog編譯了，祝你一次操作成功！
轉載請注明出處：NingHeChuan（寧河川）
個人微信訂閱號：NingHeChuan
如果你想及時收到個人撰寫的博文推送，可以掃描左邊二維碼（或者長按識別二維碼）關注個人微信訂閱號
知乎ID：NingHeChuan
微博ID：NingHeChuan
原文地址：http://www.cnblogs.com/ninghechuan/p/6172237.html