【原】ADC輸入阻抗對保持電路影響



  玩MCU的,基本不會遇到阻抗匹配問題,這次遇到的也並不是傳統意義上的阻抗匹配問題。MCU一般都帶有逐次逼近型ADC,這類ADC前端是通道選擇矩陣,中端是采樣保持電路,后端是逐次逼近電路。其實ADC也有一個最佳阻抗,一般給出的都是最大輸入阻抗。
  ADC工程應用,輸入通道前會加一階濾波電路,簡單的對信號整型處理。當某個通道上的輸入阻抗迅速變化,中端的采樣保持電路就會被影響,將會直接導致鄰近通道ADC結果的積分誤差偏大。如果輸入電路前的負載電容比較大和ADC的速率比較高,影響就會更加明顯。

  1、不同變化速率的通道用不同保持電路,徹底解決阻抗問題導致的通道相互干擾問題。
  2、降低速率是一種解決方案,測試表明可以改善問題,不過無法從根本徹底解決問題,即使將速率降到最低。

  STM32擁有兩個ADC,各各ADC都有一個保持電路,故選用的方案是將阻抗快速的通道組和阻抗基本不變的通道組,用不同的ADC處理,實現不同的組用不同的保持電路。系統對ADC速率有一定的要求,再次降低速率將會導致數據量不夠,為了滿足計算的需求,就需要軟件插值,這會影響系統的性能。

By:xliang@武漢

2016-10-01 13:10:26


免責聲明!

本站轉載的文章為個人學習借鑒使用,本站對版權不負任何法律責任。如果侵犯了您的隱私權益,請聯系本站郵箱yoyou2525@163.com刪除。



 
粵ICP備18138465號   © 2018-2025 CODEPRJ.COM