ISE Simulator 概述
使用ISim主要實現兩個功能（要用CompXlib預編譯芯片仿真庫文件）：1、創建VHDL或Verilog圖形測試向量 2、使用硬件描述語言仿真器實現VHDL/ Verilog/混合設計的功能和時序仿真
設計特征、接口和流程
- 支持的語言和標准
| Language |
Support |
| VHDL |
IEEE-STD-1076-2000 |
| Verilog |
IEEE-STD-1364-2001 |
| SDF |
Xilinx’s NetGen generated SDF Files |
| VITAL |
VITAL-2000 |
| Mixed VHDL/Verilog |
Yes |
| VHDL FLI/VHPI |
No |
| Verilog PLI |
No |
| System Verilog |
No |
- 特征支持
| Feature |
Support |
| Incremental Compilation |
Yes |
| Source Code Debugging |
Yes |
| SDF Annotation |
Yes |
| VCD Generation |
Yes |
| Hard IP - MGT, PPC, PCIE, etc |
Yes |
- 新手教程：Help > Tutorials > ISE Quick Start
- 激勵加載圖形化表示：
- 仿真信號波形變化視圖（可改變數據顯示類型）：
- 波形觀察窗口：通過加載.xwv仿真結果記錄文件實現波形的組合和顯示等操作
- 層次化連接端口顯示；實例化元件窗口；邏輯部件窗口；仿真控制窗口（仿真信息查看並進行tcl命令的仿真控制和運行）
- ISE仿真工具快捷鍵
- 常用快捷鍵
| Shortcut Key |
Function |
| F5 |
Refresh |
| F6 |
Zoom Full View |
| F7 |
Zoom Out |
| F8 |
Zoom In |
| F9 |
Zoom to Box |
| Ctrl+Shift+Left Mouse Button |
Mouse Drag Zoom |
| Key Sequence |
Test Bench Waveform Menu Command |
| Alt+T, E |
Set End of Test Bench |
| Alt+T, R |
Rescale Timing |
| Alt+T, S |
Set "Result File" Name |
| Alt+T, V |
Goto Previous Transition |
| Alt+T, X |
Goto Next Transition |
| Alt+T, I |
Goto Time |
| Alt+T, G |
Goto Marker menu |
| Alt+T, F |
Find Signal |
| Alt+T, M |
Marker Menu |
| Alt+T, Z |
Zoom Menu |
| Alt+T, C |
Close Windows |
| Key Sequence |
Simulation Menu Command |
| Alt+U, R |
Restart |
| Alt+U, S |
Stop |
| Alt+U, T |
Step |
| Alt+U, A |
Run All |
| Alt+U, U |
Run For Specified Time |
| Alt+U, V |
Goto Previous Transition |
| Alt+U, X |
Goto Next Transition |
| Alt+U, I |
Goto Time |
| Alt+U, G |
Goto Marker menu |
| Alt+U, F |
Find Signal |
| Alt+U, M |
Marker Menu |
| Alt+U, Z |
Zoom Menu |
| Alt+U, E |
End Simulation |
ISim仿真流程
ISim可以實現GUI/命令行形式的行為級仿真，其仿真流程如下框圖所示
測試向量波形生成編輯器
可在不使用HDL或其它腳本語言的情況下，利用TBW指定測試激勵的值和長度。同時可以隨時利用命令View Generated Test Bench as HDL process將波形激勵轉化成HDL語言形式。在窗口可進行端口的重命名、添加和刪除等操作。
- 創建測試激勵波形（Project > New Source、Test Bench Waveform類、完成設置）
- 初始化時間和時鍾（在向導框內指定時間單元、選擇GSR/PRLD文件並指定步長，xilinx強烈建議保留默認的100ns，以保持同GSR/PRLD周期的一致性）
- 添加異步時鍾支持（選中向導框右下角Add Asynchronous Signal Support，指定各信號對應的控制時鍾）
- 指定時鍾類型（Single Clock, Multiple Clocks, or Combinatorial (or internal clock)）
- 使用標記線提取特定時間的波形值（時間標記線；事件間的動作標記和時間差顯示）
- 測試終止時間修改（Test Bench > Set End of Test Bench）
- 選擇部分信號集，可右鍵修改顯示Long Name or Short Name
- 拖拽添加/移動/刪除信號；增刪信號分頻器；改數顯格式；Test Bench > Go To Next/Previous Transition or Simulation > Go To Next/Previous Transition進行標記線單周期移動；查找信號/資源；利用HDL修改信號參數
- Test Bench > Set "Result File" Name重命名結果文件
- Waveform Color preference settings修改波形顯示顏色
- 修改時間尺度和打印波形文件操作
設計仿真
創建波形仿真文件/HDL仿真文件/加載已有文件->利用菜單/快捷鍵/tcl命令運行仿真（可設置斷點）；使用DO文件仿真->步進仿真->停止仿真->保存仿真結果
仿真波形查看和分析
- 顯示信號值（ASCII, binary, decimal (signed or unsigned) or hexadecimal）：鼠標點擊某時間點、使用 go to time 命令、導向時間標簽、用 go to next/previous transition
- 標記線Marker：橫切波形的垂直線，包含時間標記線（依據時間放置）和動作標記線（由頂部的藍色水平線連接的兩個灰色/藍色垂直線，放置於特定位置）
- Test Bench > Go to Time或Simulation > Go to Time
- 信號長短名切換、增刪信號、添加信號分頻器
- 組團：通過信號的選擇和右鍵實現添加、刪除操作
使用仿真控制窗口和設計調試
- 在控制窗口查看相關錯誤、警告和關鍵信息
- 輸入仿真命令
- 調試主要通過控制代碼在可能出錯的地方暫停和數批處理據分析（逐行前進、設置斷點）
仿真命令
批處理命令
HDL語言支持、第三方命令仿效
由於命令的種類多，參數和使用復雜，這里從略。。。
推薦學習
文檔程序：Xilinx ISE Help/Software Help/ISE Simulator (ISim) Help