I2S總線
Inter IC Sound總線又稱集成電路內置音頻總線。
I2S對數字音頻設備之間的音頻數據傳輸而制定的一種總線標准。
采用了沿獨立的導線傳輸時鍾與數據信號的設計，通過將數據和時鍾信號分離，避免了因時差誘發的失真，為用戶節省了購買抵抗音頻抖動的專業設備的費用。
I2S模型
I2S有3個主要信號
1).串行時鍾SCLK，也叫位時鍾（BCLK），即對應數字音頻的每一位數據，SCLK都有1個脈沖。SCLK的頻率=2×采樣頻率×采樣位數。
2).幀時鍾LRCK，(也稱WS)，用於切換左右聲道的數據。LRCK為“1”表示正在傳輸的是右聲道的數據，為“0”則表示正在傳輸的是左聲道的數據。LRCK的頻率等於采樣頻率。
命令選擇線表明了正在被傳輸的聲道。
WS=1，表示正在傳輸的是右聲道的數據。
WS=0，表示正在傳輸的是左聲道的數據。
WS可以在串行時鍾的上升沿或者下降沿發生改變，並且WS信號不需要一定是對稱的。
3).串行數據SDATA，就是用二進制補碼表示的音頻數據。
I2S格式的信號無論有多少位有效數據，數據的最高位總是出現在LRCK變化（也就是一幀開始）后的第2個SCLK脈沖處。這就使得接收端與發送端的有效位數可以不同。因此最高位擁有固定的位置，而最低位的位置則是依賴於數據的有效位數。
如果接收端能處理的有效位數少於發送端，可以放棄數據幀中多余的低位數據；如果接收端能處理的有效位數多於發送端，可以自行補足剩余的位。這種同步機制使得數字音頻設備的互連更加方便，而且不會造成數據錯位。
隨着技術的發展，在統一的 I2S接口下，出現了多種不同的數據格式。根據SDATA數據相對於LRCK和SCLK的位置不同，分為左對齊（較少使用）、I2S格式（即飛利浦規定的格式）和右對齊（也叫日本格式、普通格式）。
為了保證數字音頻信號的正確傳輸，發送端和接收端應該采用相同的數據格式和長度。當然，對I2S格式來說數據長度可以不同。
有時為了使系統間能夠更好地同步，還需要另外傳輸一個信號MCLK，稱為主時鍾，也叫系統時鍾（Sys Clock），是采樣頻率的256倍或384倍。
I2S數據傳輸示意圖
I2S典型的接口時序
時序要求
在I2S總線中，任何設備都可以通過提供必需的時鍾信號成為系統的Master，而Slave設備通過外部時鍾信號來得到它的內部時鍾信號，這就意味着必須重視Master和數據以及命令選擇信號之間的傳播延遲，總的延遲主要由兩部分組成：
1.外部時鍾和從設備的內部時鍾之間的延遲
2.內部時鍾和數據信號以及命令選擇信號之間的延遲
對於數據和命令信號的輸入，外部時鍾和內部時的延遲不占據主導的地位，它只是延長了有效的建立時間(set-up time)。延遲的主要部分是發送端的傳輸延遲和設置接收端所需的時間。
I2S發送端時序
I2S接收端時序
電氣特性
輸出電壓:
VL < 0.4V
VH > 2.4V
輸入電壓
VIL=0.8V
VIH=2.0V
注：目前使用的TTL電平標准，隨着其他IC（LSI）的流行，其他電平也會支持。