28335scififo中斷接收與發送


#include "DSP28x_Project.h"// Device Headerfile and Examples Include File

interrupt void scibTxFifoIsr(void);//fifo發送中斷函數

interrupt void scibRxFifoIsr(void);//fifo接收中斷函數

void scib_fifo_init(void);//scib fifo模式 初始化函數

char buffer [100];//數據緩沖數組

void main(void)

{

   Uint16 i;

   InitSysCtrl();//系統時鍾等初始化   

InitSciGpio();//sci端口初始化   

DINT; //關掉中斷   

InitPieCtrl(); //pie模塊初始化   

IER = 0x0000;//關cpu中斷   

IFR = 0x0000;//清cpu中斷標志   

InitPieVectTable();//初始化中斷向量表,  經試驗   此句注釋掉也可以 ,因為下邊對中斷向量表進行了重新賦值   

EALLOW; // This is needed to write to EALLOW protected registers   

PieVectTable.SCIRXINTC = &scibRxFifoIsr; //中斷向量表重新賦值(自定義中斷函數的入口地址)

   PieVectTable.SCITXINTC = &scibTxFifoIsr; //中斷向量表重新賦值  

  EDIS;   // This is needed to disable write to EALLOW protected registers  

  scib_fifo_init();  // 初始化 SCI-B寄存器配置   

for(i = 0; i<100; i++) //緩存初始化   

{      

buffer[i] = 0;   

}    // Enable interrupts required for this. example 中斷使能

   PieCtrlRegs.PIECTRL.bit.ENPIE = 1;   // Enable the PIE block  

  PieCtrlRegs.PIEIER8.bit.INTx6=1;     // PIE Group 9, INT3   SCIRXINTB SCIB   

PieCtrlRegs.PIEIER8.bit.INTx5=1;     // PIE Group 9, INT4   SCITXINTB SCIB   

IER |= M_INT8;   // Enable CPU INT  

  EINT;//開總中斷 INTM    // Step 6. IDLE loop. Just sit and loop forever (optional):  

  for(;;);

}

interrupt void scibTxFifoIsr(void) //fifo發送中斷服務子程序

{   

  Uint16 i;    

for(i=0;i<8; i++)    

{       

ScicRegs.SCITXBUF=buffer[i];     // Send data 將緩存中的數據發出    

}     //ScibRegs.SCIFFTX.bit.TXFFINTCLR=1; //如果在發送中斷里清發送中斷標志,則會一直不停地發送   

  PieCtrlRegs.PIEACK.all|=PIEACK_GROUP8;;      // Issue PIE ACK

}

interrupt void scibRxFifoIsr(void)//fifo接收中斷服務子程序

{    

Uint16 i;    

for(i=0; i<8; i++)    

{      

  buffer[i]=ScicRegs.SCIRXBUF.all; // 將fifo中的數據讀到緩存    

}    

ScicRegs.SCIFFTX.bit.TXFFINTCLR=1;  // 很重要 若不清fifo發送中斷標志則,不進入發送中斷   

  ScicRegs.SCIFFRX.bit.RXFFINTCLR=1; // 清接收中斷標志    

PieCtrlRegs.PIEACK.all|=PIEACK_GROUP8;    // Issue PIE ack

}

void scib_fifo_init()

{    ScicRegs.SCICCR.all =0x0007;    // 1 stop bit,  No loopback

                                   // No parity,8 char bits,

                                   // async mode, idle-line protoco  

  ScicRegs.SCICTL1.all =0x0003;   // enable TX, RX, internal SCICLK,

                                   // Disable RX ERR, SLEEP, TXWAKE

   ScicRegs.SCIHBAUD    =0x0001;  

  ScicRegs.SCILBAUD    =0x00e7;  //波特率9600  

  ScicRegs.SCIFFTX.bit.SCIFFENA = 1;//使能sci fifo功能   

ScicRegs.SCIFFTX.bit.TXFFIENA = 1;//fifo 發送中斷使能   

ScicRegs.SCIFFTX.bit.TXFFIL = 0; //發送中斷級別,此時為上電默認值0   

ScicRegs.SCIFFRX.bit.RXFFOVRCLR = 1;//清接收fifo溢出標志   

ScicRegs.SCIFFRX.bit.RXFFINTCLR = 1;//清除接收fifo中斷標志位   

ScicRegs.SCIFFRX.bit.RXFFIENA = 1;//使能fifo 接收中斷   

ScicRegs.SCIFFRX.bit.RXFFIL = 8; //fifo接收中斷級別為8   

ScicRegs.SCIFFCT.all=0x00; //為默認值 效果為  禁用自動波特率調整  fifo傳送延時為0   

ScicRegs.SCIFFTX.bit.TXFIFOXRESET=1;//重新使能發送fifo操作   

ScicRegs.SCIFFRX.bit.RXFIFORESET=1;//重新使能接收fifo操作   

ScicRegs.SCICTL1.all =0x0023;     // Relinquish SCI from Reset  重啟sci

}

 


免責聲明!

本站轉載的文章為個人學習借鑒使用,本站對版權不負任何法律責任。如果侵犯了您的隱私權益,請聯系本站郵箱yoyou2525@163.com刪除。



 
粵ICP備18138465號   © 2018-2025 CODEPRJ.COM