verilog disable 用法 （易錯！）

disable語句可以退出任何循環，能夠終止任何begin..end塊的執行，用於仿真驗證中。
例如
begin:one
for(i=1;i<5;i=i+1)
begin:two
if(a==0)
disable one; //從one這個begin..end 中跳出，終止了for
if(a==1)
disable two;//從two這個begin..end塊中跳出，從本次循環中跳出
end
end
網上看到的下面這個例子，一個意思：
begin : Break
forever
begin : Continue
...
disable Continue; //
繼續下一個迭代
...
disable Break; // 退出forever 循環
...
end // 繼續
end //
終止