最近兩個星期在用FPGA設計一個通信原理實驗箱系統，整個系統也比較簡單，包括一個通用的數字通信原理實驗平台，個人在整個基礎上加入了一個基於Nios II 的控制系統。這個控制系統主要用於波形的顯示以及與服務器的通信。
昨天完成了整個系統的整合，今天打算利用Nios II eclipse編寫一個簡單的測試程序，用來測試底層硬件的工作是否正常，當我編輯完工程點擊RUN AS Nios II hardware時，彈出“Run Configurations”對話框，提示“Connected system ID hash not found on target at expected base address”。
如果在“Run Configurations”中忽略ID檢測繼續RUN，在64%左右彈出如下對話框：
在網上扒了幾個小時，總結了一下網友們遇到的情況和解決方法：
1） unused pin沒有設置，可能會收到外部信號的干擾；設置未用引腳為As input tri-stated with weak pull-up.
2） 系統時鍾信號沒有約束，或者SDRAM等存儲設備的時鍾沒有配置正確；
3） 系統復位信號沒有連接外部復位開關；
4） 可能某些PIN分配了錯誤管腳；逐一檢查設計PIN的分配。
5） SOPC系統中沒有添加system ID組件。
按這個流程走了一遍，發現輸入時鍾信號的管腳分配錯誤！！！
修正后，重新編譯工程。在Nios eclipse中重新生成BSP文件，再compile all。
再次運行，ID檢測問題解決，但是出現如下新問題；
”Verify failed between address 0x20 and 0xA2D3“，根據這個信息，可以知道系統在地址0x20到0xA2D3這個區間內出現了問題。回到SOPC，查看這段地址空間屬於SDRAM，所以可以初步判定是SDRAM的時鍾信號出了問題。
檢測SDRAM_CLK的輸出情況，發現在配置PLL時SDRAM_CLK的時鍾延時是-3215ps，配置時設置成了-3215deg，修改后，重新編譯，一切正常~~~~~~
小結：花了一天時間給自己的粗心買單了 。