來源：http://bbs.eetop.cn/thread-412129-1-1.html
chipscope analyzer中數據的顯示格式是選擇什么呢？signed decimal/unsigned decimal/binay/hex選擇不同的顯示格式，畫出來的波形也是不一樣的，
建議樓主用signed的顯示方式畫一下試下
太感謝啦！以前一直使用默認16進制的，改成有符號十進制果然就好了。
crack在“EDA軟件資源共享區”有安富利的pj，大家自己去找。
lz我把子版翻了個底朝天,也沒有看到你說的PJ啊，麻煩給各鏈接或者上傳一個把！謝謝
VIVADO和ISE什么關系:VIVADO是Xilinx開發的新一代的FPGA的軟件設計平台,該平台目前只支持最新的7系列的FPGA的開發和設計.
http://blog.sina.com.cn/s/blog_6759fd540101hufe.html
system generator是xilinx公司的系統級建模工具，它是擴展mathworks公司的MATLAB下面的simulink平台，添加了XILINX FPGA專用的一些模塊。
加速簡化了FPGA的DSP系統級硬件設計。但是對於初學者來說，不知道什么版本的matlab和什么版本的sytem generator相匹配,以及如何將他們關聯在一起？
讓我來告訴你吧！
For System Generator for DSP Release Notes and Known Issues, see (Xilinx Answer 29595).
System Generator for DSP 14.5
Operating System Support:
- Windows 7 Professional
- Windows XP Professional
- Windows Server 2008
- Red Hat Enterprise 6 Workstation
- Red Hat Enterprise 5 Workstation
- SUSE Linux Enterprise
- Support for 32-bit and 64-bit on all OS
Required:
- ISE Design Suite 14.5 System Edition
- MATLAB 2012a and 2012b from the MathWorks (requires Simulink Fixed-Point Toolbox for bus-widths greater than 53 bits)
Optional:
- Synopsys Synplify Pro H-2013.03
- Mentor Graphics ModelSim 10.1b
CPLD/FPGA中的速度等級指的是什么？ altera的芯片是數越小越快，有-1的。代表1納秒。速度等級ns級。
altera的－8表示延時是8ns
使用FPGA 就可以處理了，在接收時放在一個緩沖里，然后可以使用並行模塊進行同時處理一幀圖像。就是串行接收，並行處理，流水線操作。
來源：http://blog.csdn.net/ywhfdl/article/details/7632979 覺得不錯，跟我們操作一樣。 來源：http://www.openhw.org/html/08-11/57626.shtml
在跑chipscope時，有些輸入信號可以與管腳鎖定，信號來自外部，而有些中間信號A是根據輸入引腳的信號而產生的，但是此時我們無法獲取外部信號，那么應該如何對A進行輸入呢？
比如sLD3與FPGA的I2C溝通，在sLD3軟體部分尚未准備好的情況下，你又想測試FPGA中I2C Slave的功能，若是用modelsim仿真還可以自己寫激勵，若是板上調試，此時又應該如何做呢？
ChipScope工具有在線調試的功能，因此我們可以利用它來實現板上調試，當A無法獲取時，你可以用ChipScope的ICON核和VIO核。
ChipScopePro提供了7類不同的核資源，其中ICON核、ILA核、VIO核以及ATC2核獲得了廣泛應用。
（1）ICON核：所有的核都需要通過JTAG電纜完成計算機和芯片的通信，只有ICON核具備和JTAG邊界掃描端口通信的能力，因此ICON核是ChipScope Pro應用必不可缺的關鍵核。一個ICON核可以同時最多連接15個ILA、IBA/OPB、IBA/PLB、VIO或者ATC2核。
（2）VIO核：虛擬輸入、輸出核用於實時監控和驅動FPGA內部的信號，可以觀測FPGA設計中任意信號的輸出結果，以及添加虛擬輸入，如DIP開關、按鍵等，且不占用塊RAM。
VIO核面向模塊操作，支持下面4類信號： 異步輸入信號 對於異步輸入信號，通過JTAG電纜的時鍾信號（TCK）采樣，周期地讀入PC，再將結果在ChipScope Pro分析儀界面上顯示。 同步輸入信號
對於同步輸入信號則利用設計時鍾采樣，然后周期地讀入PC，在分析儀界面上顯示。 異步輸出信號
異步輸出信號由用戶在ChipScope Pro分析儀中定義，再將其送到周圍的邏輯中，且其每個輸出信號邏輯“1”、“0”的門限可以由用戶自己定義。
同步輸出信號
同步輸出信號由用戶定義，同步於設計時鍾，其“1”、“0”的邏輯門限亦可獨立定義。
（3）ILA核：ILA核提供觸發和跟蹤功能，根據用戶設置的觸發條件捕獲數據，然后在ICON的控制下，通過邊界掃描口將數據上傳到PC上，
最后在Alalyzer中顯示出信號波形。由於ILA核和被監控設計是同步的，因此設計中的所有時鍾約束會被添加到相應的ILA核中。
ILA包括下面3個主要組件： 輸入、輸出觸發邏輯：輸入觸發邏輯用於檢測各種細微觸發條件；
輸出觸發邏輯用於觸發外部測試設備以及其它邏輯。
數據捕獲邏輯：數據捕獲邏輯用於捕獲數據，並將所捕獲的數據存儲到芯片的塊RAM中。
控制和狀態邏輯：控制和狀態邏輯用於管理ILA的各種操作。
(*KEEP = "TRUE"*) wire en;//防止信號被優化，在chipscope中就找到此信號並進行觀察。
1、ISE下載到FPGA內的是什么格式的文件？有bit、mcs、bin，三種用法不同。
bit主要是下載后直接調試，重新上電需再次燒寫。
mcs是flash加載，
下載完成后需重新上電且不必再次燒寫，mcs則是由下載工具生成的。MCS是固化程序，上電直接加載時用的。要提前下載到外部ROM當中。
在impact里有generate PROM file項，按步驟，選擇PROM芯片型號，選bit文件等，一項一項按給的提示做就行。
來源：http://www.docin.com/p-252460935.html
bin是內核加載，一般都是默認生成的bit文件，bin文件生成是在ISE里property里勾選的。
2、ISE中常用文件
來源：http://blog.renren.com/share/1721258934/960106839
*.bit 下載配置文件。
*.bld 報告文件。
*.cmd 下載配置文件，里面包含了下載器件的選擇，下載文件.bit的導入，和一些屬性的配置。
*.edn 網表文件。
*.dly 異步延時報告對於最壞的20個路徑。
*.fdo 自動創建的仿真宏文件。
*.fnf 文件為floorplan 文件。
*.ise ISE工程文件
*.mpf 文件來存儲對設計的物理約束。
*.mfp 由Floorplanner 產生的布局規划期的實現指導文件。
*.mrp 映射報告文件。
*.nav 報告文件和bld 一樣的內容但是察看方式不同。
*.ngd 綜合之后的包含了ucf和網表信息的文件。
*.ngc 包含了邏輯設計數據和約束的網表。
*.ncf 網表的約束文件工具自動生成與ucf一樣但ucf優先級更高。
*.nmc 物理宏庫單元文件包含了物理宏庫的定義同時這個物理宏可以在FPGA底層編輯器中以及HDL編碼中實例化。
*.nce 布局布線后設計。
*.ncd native circuit description 根據所選器件由ngd文件映射后生成的使用CLB和IOB描述一個提供給布局布線信息的文件。
*.pcf 物理約束文件，約束設計的物理位置，含有設計的時鍾頻率工作電壓,All Location and Timing Constraints are written to a PC
F during MAP。
*.pwr 功耗報告文件。
*.pad 管腳約束報告。
*.par 布局布線報告。
*.sdf 布局布線后的延時反標文件。
*.twr 映射后靜態時序報告。