一、讀寫操作：
（一）塊使能
相應的塊和行地址一定要通過ACT激活，在ACT命令和下一個讀寫命令必須有tRCD間隔。
（二）讀操作
讀命令設置之后，輸出緩沖器變成了low_Z。SDRAM能執行組讀出操作。
組長度可以設為1,2,4和8.開始的組讀出地址由列地址和塊地址在讀命令設置時說明。數據在延遲CAS后輸出。
在數據成功讀出后，輸出緩沖器變成high_Z.
CAS延遲和組長度在模式寄存器中設置。
（三）寫操作
組寫入：組寫入通過設置OPCODE為0來使能。組寫入在寫命令設置的時候同時開始。寫開始地址在寫命令設置的同時由列地址和塊地址說明。
單個寫：三個寫操作通過設置OPCODE為1來使能。
（四）自動充電
讀時自動預先充電：在這個操作中，預先充電在完成一個讀操作后自動執行，所以預先充電命令不需要在讀操作后執行。這個命令必須在ACT后面執行。下一個ACT命令延遲tRP后再執行。
（五）寫時自動預先充電：。。。
（六）塊停止命令
在讀周期時：塊停止命令到達后，再經過延遲時間CAS后，讀數據才終止，數據總線變成high_Z;
在寫周期時，塊停止命令到達后，寫數據立即停止，數據總線變成high_Z;
二、命令間隔：
（一）讀命令到讀命令間隔
1、相同塊，相同行地址：第二個讀命令和前一個讀命令的間隔不能少於一個clock。即使第一個組讀的數據還沒結束，第二個命令也有效。
2、相同塊，不同行地址：連續的讀命令不能被執行，必須用預先充電命令和ACT命令將兩個讀命令分開。
3、不同塊：當塊改變（就是說設置了ACT命令），第二個讀和第一個讀之間的間隔必須不少於一個clock。
（二）寫命令到寫命令間隔
1、相同塊，相同行地址：第二個寫命令和前一個寫命令的間隔不能少於一個clock。即使第一個組讀的數據還沒結束，第二個命令也有效。
2、相同塊，不同行地址：連續的寫命令不能被執行，必須用預先充電命令和ACT命令將兩個寫命令分開。
3、不同塊：當塊改變（就是說設置了ACT命令），第二個寫和第一個寫之間的間隔必須不少於一個clock。
（三）讀命令到寫命令的間隔：
1、相同塊，相同行：寫命令和讀命令之間的間隔不能少於一個clock，DQMU和DQML必須設為高，這樣輸出緩沖器在數據輸出前變成High_Z（高阻時，數據不能輸出，但不影響數據輸入）。
2、相同塊，不同行：連續的寫命令不能被執行，必須用預先充電命令和ACT命令將兩個命令分開。
3、不同塊：當塊改變（就是說設置了ACT命令），第二個寫和第一個讀之間的間隔必須不少於一個clock。DQMU和DQML必須設為高，這樣在數據輸入前輸出緩沖器就變成了High_Z;
（四）寫命令到讀命令的間隔：
1、相同塊，相同行：讀命令和寫命令之間的間隔不能少於一個clock，組寫數據持續寫直到讀開始執行的前一個周期。
2、相同塊，不同行：連續的讀命令不能被執行，必須用預先充電命令和ACT命令將兩個命令分開。
3、不同塊：當塊改變（就是說設置了ACT命令），第二個讀和第一個寫之間的間隔必須不少於一個clock。組寫數據持續寫直到讀開始執行的前一個周期。
（五）自動預充電的讀命令到讀命令的間隔：
1、不同塊：當某些塊在活動狀態，第二個讀命令能執行，並且具有優先級。內部的自動預充電在第二個命令執行時開始。
2、相同塊：連續的讀命令不允許。
（六）自動預充電的寫命令到寫命令的間隔：
1、不同塊：當某些塊在活動狀態，第二個寫命令能執行，並且具有優先級。內部的自動預充電在第二個命令執行時的下一個周期開始。
2、相同塊：連續的寫命令不允許。
（七）自動預充電的讀到寫命令的間隔：
1、不同塊：當某些塊在活動狀態，第二個寫命令能執行。但DQMU和DQML必須設置為高，這樣輸出緩沖在數據輸入前變成了High_Z.內部的自動預充電在第二個命令執行時開始。
2、相同的塊：連續的帶自動預充電的讀到寫命令是非法的，必須用ACT來分離他們。
（八）自動預充電的寫到讀命令間隔：
1、不同的塊：當某些塊處於活動狀態，第二個讀命令可以執行。假如是組寫，數據一直寫直到讀命令執行前的一個時鍾周期。內部自動預充電在第二個命令的下一個clock開始。
2、相同的塊：連續的帶自動預充電的寫到讀命令是非法的，必須用ACT來分離他們。
（九）讀命令到預充電命令間隔：
1、相同的塊：間隔不小於1clock，/HZP定義了輸出緩沖器在幾個clock后變成High_Z, 假如在組數據輸出過程中輸入了percharge command，組讀數據將被中斷。為了讀取所以的組數據，/EP定義最后的那個數據輸出和預充電執行有一個間隔。
（十）寫命令到預充電命令間隔：
1、相同塊，最小間隔不小於1clock，如果組寫操作沒完成，輸入數據必須通過DQMU，DQML掩飾確保由tRDL定義的時間。
（十一）Bank active command 間隔
1、相同塊：兩個ACT命令之間不少於tRC
2、different bank active commands:間隔必須不小於tRRD
（十二）MRS到ACT間隔：
間隔不小於tMRD
三、DQM control
（一）eading:設置DQMU、DQML為低電平，輸出buffer變成了Low_Z，enabling data out .設置DQMU、DQML為高電平，buffer becomes High_Z,not output.However,內部reading operations continue。the latency of DQML/DQMU during reading is 2 clocks;
（二）writing:seting DQM to low,data can be written.in addition ,when DQM is high,corresponding data is not written,the lantency of DQM is 0clock.
縮寫：
DSL--- device deselect
NOP --no operation
BST-- Burst stop
RD-- read
RDA-- read with auto precharge
WR--- write
WRA--- write with auto precharge
ACT ---Bank activate
PRE ---precharge select bank
PALL--- prechange all banks
MRS--- mode register set
tRRD--row active to row active delay
tRCD--RAS TO CAS DELAY
tRP--row precharge time
tRAS--row active time
tRC--row cycle time
tRDL--last data in to row precharge
tREF--refresh interval time