ARM中的程序狀態寄存器(CPSR)


2006.11.1 00:31 作者:hokepoly | 評論:1 | 閱讀:8379

31 30 29 28 27 ~ 8 7 6 5 4 3 2 1 0
N Z C V 保留 I F T M4 M3 M2 M1 M0
N Negative/Less Than I IRQ disable
Z Zero F FIQ disable
C Carry/Borrow/Extend T State bit
V Overflow M0~4 Mode bits  

1、條件碼標志

  N、Z、C、V均為條件碼標志位。它們的內容可被算術或邏輯運算的結果所改變,並且可以決定某條指令是否被執行。條件碼標志各位的具體含義如下表所示:

標志位                                
N 當用兩個補碼表示的帶符號數進行運算時,N=1表示運算的結果為負數;N=0表示運算的結果為正數或零
Z Z=1表示運算的結果為零,Z=0表示運算的結果非零。
C 可以有4種方法設置C的值:
 -加法運算(包括CMP):當運算結果產生了進位時(無符號數溢出),C=1,否則C=0。
 -減法運算(包括CMP):當運算時產生了借位時(無符號數溢出),C=0,否則C=1。
 -對於包含移位操作的非加/減運算指令,C為移出值的最后一位。
 -對於其它的非加/減運算指令,C的值通常不會改變。
V 可以有2種方法設置V的值:
 -對於加減法運算指令,當操作數和運算結果為二進制的補碼表示的帶符號數時,V=1表示符號位溢出
 -對於其它的非加/減運算指令,V的值通常不會改變。
Q 在ARM V5及以上版本的E系列處理器中,用Q標志位指示增強的DSP運算指令是否發生了溢出。在其它版本的處理器中,Q標志位無定義

  在ARM狀態下,絕大多數的指令都是有條件執行的;在THUMB狀態下,僅有分支指令是條件執行的。

2 控制位

  CPSR的低8位(包括I、F、T和M[4:0])稱為控制位,當發生異常時這些位可以被改變。如果處理器運行於特權模式時,這些位也可以由程序修改。

  ·中斷禁止位I、F:置1時,禁止IRQ中斷和FIQ中斷。

  ·T標志位:該位反映處理器的運行狀態。當該位為1時,程序運行於THUMB狀態,否則運行於ARM狀態。該信號反映在外部引腳TBIT上。在程序中不得修改CPSR中的TBIT位,否則處理器工作狀態不能確定。

  ·運行模式位M[4:0]:這幾位是模式位,這些位決定了處理器的運行模式。具體含義如下表所示:

  ·保留位:CPSR中的其余位為保留位,當改變CPSR中的條件碼標志位或者控制位時,保留位不要改變,在程序中也不要用保留位存儲數據。保留位將用於ARM版本的擴展。

M[4:0] 處理器模式 ARM模式可訪問的寄存器 THUMB模式可訪問的寄存器
0b10000 用戶模式 PC,CPSR,R0~R14 PC,CPSR,R0~R7,LR,SP
0b10001 FIQ模式 PC,CPSR,SPSR_fiq,R14_fiq~R8_fiq,R0~R7 PC,CPSR,SPSR_fiq,LR_fiq,SP_fiq,R0~R7
0b10010 IRQ模式 PC,CPSR,SPSR_irq,R14_irq~R13_irq,R0~R12 PC,CPSR,SPSR_irq,LR_irq,SP_irq,R0~R7
0b10011 管理模式 PC,CPSR,SPSR_svc,R14_svc~R13_svc,R0~R12 PC,CPSR,SPSR_svc,LR_svc,SP_svc,R0~R7
0b10111 中止模式 PC,CPSR,SPSR_abt,R14_abt~R13_abt,R0~R12 PC,CPSR,SPSR_abt,LR_abt,SP_abt,R0~R7
0b11011 未定義模式 PC,CPSR,SPSR_und,R14_und~R13_und,R0~R12 PC,CPSR,SPSR_und,LR_und,SP_und,R0~R7
0b11111 系統模式 PC,CPSR,R0~R14 PC,CPSR,LR,SP,R0~R74


免責聲明!

本站轉載的文章為個人學習借鑒使用,本站對版權不負任何法律責任。如果侵犯了您的隱私權益,請聯系本站郵箱yoyou2525@163.com刪除。



 
粵ICP備18138465號   © 2018-2025 CODEPRJ.COM