很多人在学习verilog的时候，总是搞不懂阻塞赋值与非阻塞赋值。其实两者区分比较简单。 阻塞赋值就和高级语言（如C、java）中的赋值一样，写法也一样，都是直接用“=”。在语句块中，都是上一条语句 ...

一、verilog语法，可否综合总体有以下区分： （1）所有综合工具都支持的结构：always，assign，begin，end，case，wire，tri，supply0，supply1，r ...