花费 6 ms
校招总结——FPGA从入门到放弃

  其实 offer 早就定下来了,最近忙着入党考试,现在才腾出时间来写个总结。我校招开始于 7 月底,算是比较晚了,后面加了各大校招交流群,发现很多同学都是过完年后就开始打磨项目、复习基础、寻找实习 ...

Sat Oct 17 06:42:00 CST 2020 33 4614
校招Verilog——同步FIFO和异步FIFO

一、同步FIFO 1、代码 2、仿真 二、异步FIFO 1、分析 (1)格雷码   比较空满时,需要读写地址进行判断,二者属于跨时钟域,需要进行打拍的 ...

Mon Aug 17 00:37:00 CST 2020 3 1357
校招Verilog——一个周期算出所有高电平的个数

一、题目   在一个时钟周期内算出输入的13路脉冲信号中,高电平的个数。 二、代码 三、说明 1、第 1 种是特权《深入浅出》书中给出的办法,计算的结果会不断累加; ...

Sun Aug 09 22:00:00 CST 2020 1 1052
校招Verilog——序列检测机【转】

一、序列检测发生器   以产生 11010 的序列为例,设计代码如下: 仿真结果如下: RTL视图如下:   用了 5 位的移位寄存器,需要 5 个触发器来实现。 ...

Tue Aug 18 04:52:00 CST 2020 0 845
校招Verilog——频率检测计

要求:   参考时钟 50Mhz,检测时钟为 1-200Mhz,写出Verilog来。 一、设计 二、仿真 ...

Thu Aug 13 21:07:00 CST 2020 2 673

 
粤ICP备18138465号  © 2018-2025 CODEPRJ.COM