很多时候，需要把VCS仿真的波形导入到Modelsim中进行观察，这个时候无法直接查看，因为Modelsim只支持.wlf波形文件，所以需要做格式转换。 VCS仿真后的波形可保存为VCD（value ...

Timing Analysis in the Design Flow 设计流程中的时序分析 在设计流程的不同阶段，时序分析有不同的目的。在DC中，时序驱动着用于综合的库单元的选择以及数据路径 ...

Introduction to Synthesis Timing（1） RTL综合时序介绍（1） Static timing analysis is a method of validating ...

形式验证是为了验证RTL代码与门级网表之间的逻辑等价性。 在综合的流程中通常会插入扫描链，这样综合出的结果的逻辑关系可能会与RTL代码的等效逻辑不一致；在版图流程中，通常会做时钟树综合，将会在网表中 ...