花费 26 ms
Verilog-case、casez和casex的区别

参考博客:https://www.cnblogs.com/guolongnv/articles/6906929.html 1、基本概念   1)?表示z,而不是“dont care”   2)区 ...

Sun Feb 23 18:47:00 CST 2020 0 1799
SV 类继承的多态性问题(NVDIA2019笔试)

1、原题 2、执行结果   1)使用a=new会创建一个新对象,并且将句柄a指向这个新创建的对象;使用a=b不会创建新对象,只是将句柄a指向已经存在的对象b   2)原 ...

Wed Feb 26 23:30:00 CST 2020 0 833
Verilog-数字时钟无毛刺切换

目录 原题(卓胜微电子2020) 实现思路 Verilog代码 测试激励 仿真波形 亚稳态问题 考虑亚稳态的代码 仿真波形 参考博客: ht ...

Mon May 11 19:55:00 CST 2020 0 713
SystemVerilog-任务和函数

目录 概述 概述 0、Verilog中函数不能调用任务,SV中允许哈数调用任务,但只能是由fork……join_none语句生成的线程中。 Verilog中函数必须 ...

Wed Apr 15 05:18:00 CST 2020 0 706
Verilog-函数和任务的区别

目录 主要区别 共同点 任务 函数 测试代码 测试波形 https://blog.csdn.net/CrazyUncl ...

Wed Apr 15 04:34:00 CST 2020 0 656

 
粤ICP备18138465号  © 2018-2025 CODEPRJ.COM