异步FIFO空满设计延迟问题

由于设计的时候读写指针用了至少两级寄存器同步，同步会消耗至少两个时钟周期，势必会使得判断空或满有所延迟，这会不会导致设计出错呢？ 异步FIFO通过比较读写指针进行满空判断，但是读写指针属于不 ...