基于VHDL语言的数字电子钟设计
这是在2021年10月底完成的一次VHDL课程设计,全程自己设计组装完成,现作为记录存档发布,大家也可以借鉴本文来完成自己的课程设计。(建议使用电脑阅读,本文有修改) 源码:digitalClock ...
这是在2021年10月底完成的一次VHDL课程设计,全程自己设计组装完成,现作为记录存档发布,大家也可以借鉴本文来完成自己的课程设计。(建议使用电脑阅读,本文有修改) 源码:digitalClock ...