花费 19 ms
Xilinx的增量编译技术-SmartGuide和Partition

转自:http://www.21ic.com/app/analog/201210/147417.htm 通常FPGA工程师编译较大的工程时比较头疼,因为编译时间非常长,常常需要花费几个小时,如果是 ...

Sat Jun 01 00:07:00 CST 2013 0 3687

 
粤ICP备18138465号  © 2018-2025 CODEPRJ.COM