Verilog hdl 实现单周期cpu
参考计组实验测试指令 - 简书，添加了一些细节。 1.添加 bne指令 修改 ctrl.v ...
花费 44 ms
EDA : quartus2 17.1lite + modelsim +verilog 使用流程
首先 然后填充好自己写的代码 之后save as 存到自己的文件夹 会自动弹出 配置 ...