花费 6 ms
第一次verilog实验——序列检测器的实现

  第一次用verilog上机建模,深刻体会到看书所掌握不到的体会。有时候看书无法细心观察到的东西,在敲实验代码的时候,或许能够体现出来。现将第一次的体会记录如下。 还是先将verilog代码写下 ...

Thu Feb 14 06:20:00 CST 2013 0 11576

 
粤ICP备18138465号  © 2018-2025 CODEPRJ.COM