并行乘法器，也就是用乘法运算符实现，下面的代码实现8bit无符号数的乘法。 代码： 移位相加乘法器，下面的代码可实现8bit有符号数的相乘，注意符号扩展以及 ...

2013-06-14 15:20:28 简单组合逻辑电路的verilog实现，包括三态门、3-8译码器、8-3优先编码器、8bit奇偶校验器，测试功能正确、可综合。 小结： ...

2013-06-14 16:49:12 简单时序逻辑电路的verilog实现，包括D触发器、JK触发器、锁存器、寄存器、 简单时序逻辑电路的实现 D触发器（带有同步复位、置位或者异步复位、置位） ...

2013-06-15 22:11:35 常用计数器的verilog实现（binary、gray、one-hot、LFSR、环形、扭环形） 代码测试功能正确，时间有限，错误难免；如有错误，欢迎指正。 ...

总结：从下面的Timing summary来看，流水线的频率最高、并行加法器次之，串行进位加法器再次，超前进位加法器最慢。按理论，超前进位加法器应该比串行进位加法器快，此处为何出现这种情况，原因 ...

用状态机实现交通灯控制器，仿真通过，有代码以及testbench。 要求： 方向1是主干道，绿灯时间较长，交通灯状态循环为： 绿：40 黄：5 左：15 黄：5 红：55 方 ...

自动售饮料机的verilog实现。 每瓶饮料2.5元，可投入0.5与1.0两种硬币，具有找零功能。 说明：此处只是功能的简单实现，没有过多考虑实际售饮料机功能的完整性，可根据需要在此基础上进行修改 ...