花费 10 ms
verilog设计十进制计数器(含进位位)

十进制计数器: 设计要求: 1、每当计数器值为4’b001时,自动回到4’b0000 2、每个时钟沿计数器值加1 3、进位输出carry应该与4'b1001同周期输出 4、异步复位 ...

Sun Apr 09 05:08:00 CST 2017 0 2385
基于verilog状态机的交通灯演示

设计要求:设计一个简易的交通灯(系统时钟1hz共阴极)。南北方向为主干道(L3~L1),绿灯时间为29s;东西方向为次干道(L6~L4),绿灯时间为19s;在一个方向从红灯转绿灯前3s,另一个方向黄灯 ...

Thu May 11 05:55:00 CST 2017 1 1625
基于fpga的单线激光雷达数据处理

激光雷达: 首先来给大家稍微介绍以下激光雷达,激光雷达,即Light Detation and ranging,它相比于其他雷达,优点非常明确,包括 1)、具有极高的分辨率; 2)、抗干扰能力强; ...

Wed Apr 12 03:52:00 CST 2017 0 1556

 
粤ICP备18138465号  © 2018-2025 CODEPRJ.COM