verilog实现16位五级流水线的CPU带Hazard冲突处理 该文是基于博主之前一篇博客http://www.cnblogs.com/wsine/p/4292869.html所增加的Hazard ...

verilog实现的16位CPU设计 整体电路图 CPU状态图 idle代表没有工作，exec代表在工作 实验设计思路 五级流水线，增加硬件消耗换取时间的做法。 具体每一部分 ...

verilog实现的16位CPU单周期设计 这个工程完成了16位CPU的单周期设计，模块化设计，包含对于关键指令的仿真与设计，有包含必要的分析说明。 单周期CPU结构图 单周期CPU设计真值 ...

verilog简易实现CPU的Cache设计 该文是基于博主之前一篇博客http://www.cnblogs.com/wsine/p/4661147.html所增加的Cache，相同的内容就不重复写 ...

arm-elf-gcc交叉编译器的使用教程 一开始需要安装arm-elf-gcc，但是这是一个32位的程序，我是安装了64位的系统，据说安装ia32.libs依赖库能运行这个，但是看到博客上面前人安 ...

verilog实现毫秒计时器 整体电路图 实验状态图 Stop代表没有计时，Start代表开始计时，Inc代表计时器加1，Trap代表inc按钮按下去时候的消抖状态。 状态编码表 ...

QtSpim实现MIPS指令的编写 由于各种对齐问题，cnblogs的格式难以控制，故贴图片，谅解。 ...