看了一段时间的DDR手册，感觉大体有一点了解了，想要实际上板调试，然而实验室可用的开发板不多，拿了一块zynq板看了看，DDR确实有，但是已经集成了控制器，而且控制器还放到了PS端，PL只能通 ...

　　之前最常用的一个attribute就是mark_debug了，语法如下：(*mark_debug="ture"*)。 　　今天又学到几个新的，原文在这里：http://china.xili ...

问题描述：在安装完成VIVADO2017.4后，安装过程无错误，但启动时短时显示VIVADO2017的loading节目，接着空白一段时间后，显示如下提示： 在反复卸载VIVADO重装后，问题还 ...

VIVADO时序分析练习 时序分析在FPGA设计中是分析工程很重要的手段，时序分析的原理和相关的公式小编在这里不再介绍，这篇文章是小编在练习VIVADO软件时序分析的笔记，小编这里使用的是18.1版 ...