花费 23 ms
使用Synplify综合时保留logic

在使用Synplify综合时,此工具会自动优化我的设计。 当然此功能有好有坏,最近有个项目需要使用Chipscope观察内部信号,打开inserter就懵了,信号列表中我的设计有的是名字被改了,有的 ...

Wed Aug 10 18:09:00 CST 2016 0 3634

 
粤ICP备18138465号  © 2018-2025 CODEPRJ.COM